Tabla de contenido
Publicidad
A
X
3
3
A
X
3
3
P
B
S
R
A
M
(
P
i
p
e
l
i
n
P
B
S
R
A
M
(
P
i
p
e
l
i
n
Para CPU de Socket 7, el leer de un dato de burst necesita cuatro Qword (Qpalabra) (Quad-word,
4x16 = 64 bits). Todavia,
PBSRAM solo necesita una vez de desifrar el dirección y automáticamente envia QWords sobrante
en CPU por la sucesión predefinido. Normalmente es como 3-1-1-1, totalmente 6 ciclos, mucho
más rápido que SRAM asincronizado. PBSRAM es a menuda usado en L2 (level 2) cache de CPU
deSocket 7. No CPU para Slot 1 Socket 370 necesita PBSRAM.
P
P
C
C
1
1
0
0
0
0
D
D
I
I
M
M
M
M
SDRAM
DIMM that supports 100MHz CPU
P
C
1
3
3
D
I
M
M
P
C
1
3
3
D
I
M
M
SDRAM
DIMM that supports 133MHz CPU
e
d
B
u
r
s
t
S
R
A
M
)
e
d
B
u
r
s
t
S
R
A
M
)
FSB
bus reloj.
FSB
bus reloj.
158
M
a
n
u
a
l
E
n
L
í
n
e
a
M
a
n
u
a
l
E
n
L
í
n
e
A
Open
a
Publicidad
Tabla de contenido
