Tabla de contenido
Publicidad
Soluciones y Tecnologías de Control Embebido S.A.P.I. de C.V.
www.sepradel.com
Introducción
El generador de retardos DG-3O1I-17 es un dispositivo basado en microcontrolador y en
dispositivo de arreglo de compuertas programable FPGA. Este último permite contar con una
entrada y tres canales de salida realmente independientes. El control del dispositivo se realiza
tanto desde su pantalla táctil como desde una computadora personal o laptop (PC) a través de un
bus serial USB y una aplicación informática ejecutándose en la PC. El empleo de una PC es
opcional, útil por ejemplo, para operar al DG-3O11-17 como parte de una instalación
automatizada.
El DG-3O1I-17 se puede entender como un dispositivo que ante un estímulo de entrada,
genera tres pulsos de salida. Dichos pulsos de salida se generan cierto tiempo después del
estímulo de entrada y con las siguientes propiedades:
1. El retardo entre el estímulo de entrada y el pulso de una salida determinada, es
ajustable e independiente de cualquier otra salida.
2. El ancho del pulso de una salida, es ajustable e independiente de cualquier otra salida.
3. La lógica digital
de cualquier otra salida.
Fig. 1. Panel frontal del Generador de Retardos con entrada (IN) y salidas (OUT)
La figura anterior muestra el panel con conectores BNC para entrada "IN" y salidas "OUT". A la
izquierda de cada conector se aprecia una indicación lumínica que puede estar en amarillo o en
rojo, según el voltaje presente sea 0V o +5V, respectivamente. De esa manera, cuando
1
En nuestro caso, por salida con lógica positiva [negativa] entenderemos una salida cuyo nivel de señal
permanece siempre en "0V"["5V"] y solo pasa a estado alto [bajo] o "5V" ["0V"] durante la emisión de un
pulso.
contacto@sepradel.com +52 1 833-389-4054
1
de una salida determinada, es ajustable e independiente de la lógica
1
Publicidad
Tabla de contenido
