La selección de un tipo de lógica determinado afecta a
todas las señales (bits de DATOS, DATA VALID,
POLARIDAD y SOBREESCALA).
La entrada TRIESTATE se gobierna exteriormente y
siempre es activa con nivel "1".
En lógica positiva, las señales son activas en el nivel "1" y
en lógica negativa una señal es activa cuando está a nivel
"0".
La POLARIDAD es positiva (+) cuando el bit está a nivel
alto y negativa (-) cuando está a nivel bajo.
La SOBREESCALA es positiva cuando el bit está a nivel alto
y negativa cuando está a nivel bajo. En sobreescala, los
cuatro dígitos menos significativos (D0, D1, D2 y D3) son
FFFF.
Con el fin garantizar la integridad del valor BCD presente
en el bus, debe asegurarse que se lee durante el tiempo
Tvalid que la señal DATA VALID es activa
Modelo
ALPHA-C
ALPHA-P
ALPHA-T
ALPHA-D
ALPHA-L
BETA-M
BETA-M (temp.)
Tvalid
62 ms
62 ms
124 ms
100 ms
248 ms
62 ms
124 ms
10
Tvalid
Hz = Salidas de la opción en alta impedancia