Tabla de contenido
Publicidad
Figura 53. Adaptador PCIe3 acelerador de compresión FPGA
Especificaciones
Elemento
Descripción
Número de FRU del adaptador
000NK006 (Diseñado para cumplir con el requisito de RoHS)
Arquitectura de bus de E/S
PCIe3 x8
Requisito de la ranura
Una ranura PCIe x8 o x16
Voltaje
3,3 V, 12 V
Formato
Altura completa (FC EJ12) y corto, altura reducida (FC EJ13)
Número máximo
Para obtener detalles sobre el número máximo de adaptadores admitidos, consulte Reglas de
ubicación del adaptador PCIe y prioridades de ranuras(http://www.ibm.com/support/
knowledgecenter/POWER8/p8eab/p8eab_mtm_pciplacement.htm) y seleccione el sistema en el
que está trabajando.
Atributos proporcionados
Compresión de alto rendimiento que permite ahorrar almacenamiento y ancho de banda de E/S
con poca o ninguna sobrecarga
Descarga de CPU e interfaz PCIe con carga de software insignificante, que libera núcleos de CPU
para un software con licencia o de proceso de mayor valor
Baja el consumo de energía al descargar la compresión con un uso intensivo de la CPU en una
FPGA
Formato estándar zlib y gzip ampliamente utilizado para el intercambio de datos
Hasta 1,8 GB/s de rendimiento de compresión y descompresión
Posibilidad de aceleración de 3-25x
Proporción de compresión próxima a la compresión zlib y gzip de software
Instalación y configuración de las características del sistema
63
Publicidad
Tabla de contenido
