Make Noise MATHS Instrucciones De Uso página 22

Tabla de contenido

Publicidad

21
Ideas de Parcheo: Señales Digitales, Relojes, Gates, Pulsos, Eventos y Control de Tiempo
Típico Pulso Controlado por Voltaje / Reloj con Control de Voltaje ( RELOJ, LFO de Pulsos)
De la misma forma que el anterior, solo las salidas son tomadas de EOC o EOR. El parámetro RISE del CH.1
funciona de manera efectiva ajustando la frecuencia; El parámetro FALL del CH.1 ajusta el ancho del pulso
(PULSE WIDTH). Usando el CH.4 se puede conseguir lo opuesto, en este caso RISE ajustará el ancho del
pulso y FALL la frecuencia. Utiliza el CYCLE IN para controlar INICIO / PARO.
Procesador de Retraso de Pulsos controlado por Voltaje (CV PULSE DELAY )
Aplica un TRIGGER o GATE a la entrada TRIGGER IN del CH.1. Toma la salida de EOR. El parámetro RISE
determinará el tiempo del retraso y el parámetro FALL ajustará el ancho del pulso resultante
Divisor de RELOJ controlado por Voltaje (CV CLOCK DIVIDER)
La señal de RELOJ aplicada a la entrada TRIGGER IN del CH.1 o CH.4 es procesada por un divisor dispuesto
por el valor del parámetro RISE. Incrementar el valor de RISE aumenta el valor del divisor, resultando en
divisiones más largas. FALL ajustará el ancho del RELOJ resultante. Si el ancho es ajustado para que su valor
sea más grande que el del tiempo total de la división, la salida se mantendrá "ARRIBA" (HIGH).
FLIP-FLOP ( Memoria de 1-Bit)
En este parche el TRIGGER IN del CH.1 actúa como la entrada de "Set" y la entrada BOTH actúa como la
entrada de "Reset". Aplica una señal de "Reset" a la entrada BOTH. Aplica un GATE o una señal lógica al
TRIGGER IN del CH.1. Ajusta el valor de RISE en dirección opuesta a las manecillas del reloj (CCW) y FALL en
dirección a las manecillas del reloj (CW), el parámetro de respuesta variable a LINEAL. Toma la salida "Q" de
EOC. [PARCHEA] EOC a la entrada del CH.4 para conseguir una "NO Q" en la salida EOC. Este parche tiene una
memoria límite de alrededor de 3 minutos, después de este tiempo "olvida" el valor a ser recordado.
Inversor Lógico
Aplica un GATE lógico a la entrada IN del CH.4. Toma la salida de EOC del CH.4.
Comparador / Extractor de GATE (una nueva forma)
Envía la señal a comparar a la entrada IN del CH.2. Ajusta el valor del panel de control del CH.3 en el rango
negativo. [PARCHEA] la salida SUM en la entrada IN del CH.1. Los parámetros RISE y FALL en 0. Toma la
salida de EOR del CH.1. Observa la polaridad del CH.1 en el LED asociado. Cuando la señal sea positiva, EOR
empezará a moverse. Usa el panel de control del CH.3 para determinar el umbral. Puede ser necesario utilizar
un atenuador del CH.2, para encontrar el rango adecuado que actúe con la señal de entrada. Utiliza FALL del
CH.1 para generar GATES más largos. El control RISE del CH.1 determina la longitud de tiempo que la señal
debe estar por encima del umbral para mover el comparador.

Publicidad

Tabla de contenido
loading

Tabla de contenido