Tabla de contenido
Publicidad
(5) HY57V641620HG
DRAM
DESCRIPCIÓN
El Hynix HY57V641620HG es un DRAM Sincrónico de 67,108,864-bit CMOS, que conviene para aplicaciones en
Móbil, porque necesita consumo de potencia bajo y gama de temperatura extendida. HY57V641620HG se organiza
como 4 bancos de 1,048,576x16
HY57V641620HG está facilitando operación totalmente sincrónica referida a un borde positivo del reloj. Todas
entradas y salidas están sincronizadas con el borde montar de entrada del reloj. Los ficheros de datos son tramitados
internamente para lograr ancho de banda muy alta. Todos los niveles de voltaje de entrada y salida son compatibles
con LVTTL.
Opciones programables incluyen el largo de tubería (Lea latencia de 2 o 3), el número de ciclos consecutivos de leer y
escribir iniciados por una orden de solo control (largo explosión de 1,2,4,8 de página completa) y la secuencia cuenta
explosión (secuencial o entrecruzada). Una explosión de ciclos de leer o escribir en progreso puede ser terminado por
un comando de terminar explosión o puede ser interrumpido o reemplazado por un comando nuevo explosión de leer
y escribir en cualquier ciclo. (Este diseño tramitado no está restringido por la regla 2N)
CARACTERÍSTICAS
Suministro de potencia solo 3.3+0.3V
Todos alfileres del aparato son compatibles con
interfaz LVTTL.
Estándar JEDEC 400mil 54 alfiler TSOP-II con
0.8mm de pitch alfiler.
Todas entradas y salidas referidas al borde positivo
del reloj sistema.
Función máscara de datos por UDQM o LDQM
INFORMACIÓN DE ORDEN
Núm. Parte
HY57V641620HGT-51/551/61/71
HY57V641620HGT-KI
HY57V641620HGT-81
HY57V641620HGT-HI
HY57V641620HGT-PI
HY57V641620HGT-SI
HY57V641620HGLT-51/551/61/71
HY57V641620HGLT-KI
HY57V641620HGLT-81
HY57V641620HGLT-HI
HY57V641620HGLT-PI
HY57V641620HGLT-SI
Nota: VDD (Min) de HY57V641620HG(L)T-51/551/61 es 3.135V
Frecuencia de
Potencia
Reloj
200/183/166/143MHZ
MHZ
133
MHZ
133
Normal
MHZ
125
MHZ
100
MHZ
100
200/183/166/143MHZ
MHZ
133
MHZ
Potencia
133
MHZ
Baja
125
MHZ
100
MHZ
100
TELEVISOR PDP
Operación de cuatro bancos interna
Actualización auto y actualización él mismo
4096 ciclos actualización/64ms
Largo Explosión y Tipo Explosión Programables
-1,2,4,8 o Página Completa para Explosión
Secuencial
-1,2,4 o 8 para Explosión Entrecruzada
Latencia CAS Programable; 2,3 Relojes
Organización
Interfaz
4Bancos x
LVTTL
1Mbits x 16
MANUAL DE REPARACIONES
Paquete
400mil
54alfiler
TSOP II
26
Publicidad
Tabla de contenido
