Tabla de contenido
Publicidad
UG-1024S
Puerto#5, J13
Protocolos
Interfaz
Promedio de Bit
Conector
Puertos #6, #7, #8 y #9 (JP6 & JP7)
Protocolos
Interfaz
Promedio de Bit
Conector
NOTA
Refiérase a la documentación de la tarjeta hija opcional para especificaciones apropiadas.
Puerto de Entrada Multiplexor Analogico, J7
Direccionable
Voltage de Entrada
Puntos de Referencia
Convertidor
Numero de Bits
Exactitud
Promedio
Conversion
Rechazo de Modo
Común
Rechazo de Modo
Normal
Aislamieno
Voltaje
Conector
Puerto de Salida de Control, J5
Direccionable
Numero de Columnas
Numero de Filas
Voltage Aplicado
Duracion del Pulso de
Control
Resistencia de Bobina
del Relevador
Seguridad
Conector
Entrada de Potencia de Control, J9
Entrada de Voltaje
Entrada de Corriente
Conector
Copyright © 2016 QEI
Sincrónico o asincrónico, orientado a byte
RS-485, ópticamente aislado
150 a 38,400 bps
4-terminal, bloque terminal enchufable
Niveles TTL, data paralela y líneas de direccion, señales de
potencia y control
Sincrónico o asincrónico, orientado a byte
150 a 38,400 bps
Dos conectores DIN de 32-pines para tarjeta hija externa
128 puntos
-5 to +5 VDC
+4.5 y -4.5 VDC
12 bits (11 bits + bit de signo)
1 bit
de
50 conversiones por Segundo, mínimo
70
dB
min.
(señal con respecto a Tierra)
70 dB min para línea de energía fundamental
de
500 VCC análogo común a lógica común
Cabezal IDC de 16-pin
128 puntos (Pares Encendido/Apagado)
16
8 pares (8 Disparar, 8 Cerrar)
30 VCC, nominal
250 mseg.,falla
225 a 528 ohms
Una operación del relevador a la vez
Cabezal IDC de 34-pines
30 VCC, nominal
Pulso momentaneo, menos de 100 ma
MOLEX de 2-pines, miniatura
Panel de Procesador Central 6CPP6
para
línea
de
energía
Especificación de Hardware
fundamental
3
Publicidad
Tabla de contenido
