Tabla de contenido
Publicidad
8.1 Registros PCL y PCLATH:
PCLATH (PC Latch), puede modificarse a través de la instrucción MOVWF, pero su ejecución solo almacena el dato y no modifica
en forma inmediata la parte alta del contador del programa y por lo tanto no produce ningún salto en el flujo del programa.
El registro PCL puede ser accesado por las instrucciones MOVWF ó ADDWF. Su ejecución modifica directamente la parte baja
del contador del programa y carga también el registro PCLATH en la parte alta, e induce por tanto un salto inmediato a otra
localidad. En resumen, al modificar PCL, debe de tenerse cuidado previamente de inicializar también correctamente PCLATH, pues
de lo contrario el programa efectuará un salto a una localidad en una página no deseada.
8.2 Registro de Status:
REGISTRO STATUS (DIRECCION 03H)
IRP
Bit 7
-
los bits 0, 1 y 2 son el CARRY, HALF CARRY Y ZERO, son banderas que se activan con un valor igual a 1, cuando el
resultado de una operación o instrucción genera un carry, un half carry o un valor igual a cero respectivamente.
-
El bit 3 se llama POWER DOWN y su valor es de 1 después de una instrucción CLRWDT (CLEAR WATCH DOG
TIMER) ó bien después de encender el sistema (POWER UP). El valor es de 0 después de ejecutar la instrucción SLEEP.
-
El bit 4, se llama "TIMER OUT" tendrá un valor de 1 después de POWER UP, CLRWDT ó SLEEP y tendrá un valor de 0
si el WDT (WATCH DOG TIMER) activa su señal de alarma.
-
Los bits 5 y 6 RP0, RP1 seleccionan el banco de memoria que habrá de accesarse. Si RP0 =0, RP1=0 se selecciona el banco
0. Si RP0=1, RP1=0 banco 1; RP0=0, RP1=1 banco 2; RP0=1, RP1=1 banco 3.
-
El bit IRP se usa para direccionamiento indirecto, junto con el registro FSR, para seleccionar el banco de registros. Si
IRP=0, se seleccionan los bancos 0 y 1; si IRP=1,se seleccionan los bancos 2 y 3
8.3 Registro OPTION :
Este registro controla varias funciones del temporizador (bits 0..5), de la interrupción externa (bit 6), así como las
resistencias de PULL UP del puerto B (bit 7). En seguida se muestra un diagrama del registro de opción.
REGISTRO OPTION (DIRECCION 81H)
RBPU
Bit 7
-
los bits 0, 1 y 2, toman un valor del 0 al 7 binario, y programan el divisor del temporizador y del WATCH DOG TIMER, de
acuerdo a la siguiente tabla:
PS2 PS1 PS0
-
el bit 3, determina si el valor anterior se asigna al temporizador o al WDT. Si el valor es de 1, se asigna al WDT, si el valor
es de 0, se asigna al temporizador.
-
El bit 4, determina si el contador del temporizador se incrementa con el flanco ascendente (1) o con el flanco descendente
(0) de la señal del pin 3, (RA4/T0CK1) del chip 16F88.
-
El bit 5 determina si la fuente de incremento del temporizador es la transición en el pin RA4/T0CLK1 (1) o el clock interno
que maneja el ciclo de instrucción CLKOUT (0).
-
El bit 6, determina, cuando su valor es de 1, que la interrupción externa se genera con el flanco ascendente del pin 6 del
16F88 (RB0/INT). Cuando su valor es de 0, entonces la interrupción se genera con el flanco descendente de la misma señal.
RP1
RP0
INTEDG
TOCS
DIVISOR TMR0
000
1:2
001
1:4
010
1:8
011
1:16
100
1:32
101
1:128
110
1:128
111
1:256
EVOLUPIC Bootloader 16F88 Punto Flotante, S.A. 2011
10
TO
PD
TOSE
PSA
DIVISOR WDT
1:1
1:2
1:4
1:8
1:16
1:32
1:128
1:128
Z
DC
PS2
PS1
PS0
C
Bit 0
Bit 0
Publicidad
Tabla de contenido
