Tabla de contenido
Publicidad
-
El bit 7 determina, cuando su valor es de 1, que las resistencias de PULL UP en las entradas del puerto B estarán
DESHABILITADAS. Si su valor es de 0, entonces dichas resistencias están HABILITADAS.
9. Registro temporizador/contador TMR0:
El registro TMR0 puede operar como un contador de los pulsos provenientes del bit RA4/T0CLK1 o como un
temporizador. El modo de funcionamiento se selecciona con el bit 5 del registro de OPTION. El bit 5 de OPTION debe de ponerse en
1 si se selecciona el modo contador. Al mismo tiempo, el bit 4 determina, como se explicó arriba, si la cuenta en el registro TMR0 se
incrementa con el flanco ascendente o descendente del bit externo RA4/T0CLK1.
Cuando se selecciona el modo temporizador, entonces el bit 5 del registro de OPTION debe de ponerse en un 0. En
este modo de operación, el registro TMR0 funciona junto con un PREESCALADOR. Este preescalador puede programarse para
dividir la cuenta de ciclos de instrucción, entre el valor seleccionado en el registro OPTION (en los bits PS0, PS1 y PS2), de acuerdo
a la tabla mostrada en la sección 7.2. En total, se pueden generar períodos de espera de hasta un máximo de 256 x 256 ciclos de
instrucción ó 65,536 microsegundos = 65.5 milisegundos (operando a 4 Mhz).
Si el usuario desea manejar el registro con base en el sistema de interrupciones, la interrupción TMR0 se genera cuando
el registro pasa de una valor de FFH a 00H. El mecanismo de operación de las interrupciones, usa los bits 2 y 5 del registro INTCON
y se explica en el capítulo siguiente. Debe de tomarse en cuenta que si el procesador se encuentra en el modo SLEEP, entonces la
interrupción TMR0 no activará al procesador, ya que es deshabilitada durante ese modo.
10. El puerto serial síncrono/asíncrono USART
El USART (Universal Syncronous-Asyncronous Receiver Transmitter) es un puerto serial que se puede comfigurar en
modo asíncrono full dúplex ó bien síncrono en modo half dúplex, pudiendo operar como MASTER o como SLAVE,. Los registros
que intervienen en su operación son:, TXSTA, RCSTA, TXREG, RCREG y SPBRG.
TXSTA: es un registro de status para programar el formato y leer banderas de la señal de trasmisión.
RCSTA: es un registro de status para programar el formato y leer banderas de la señal de recepción.
TXREG: es el registro de trasmisión. Allí se carga el dato que habrá de trasmitirse.
RCREG: es el registro de recepción. Allí se carga el dato recibido para ser leído por el CPU.
SPRBG: es el registro de Baud Rate. Allí se carga un dato de 0...255 que define la velocidad de trasmisión-recepción.
TXSTA:
D7
CSRC
TX9D: solo se usa cuando se selecciona formato de 9 bits, es el noveno bit de la palabra trasmitida.
TRMT: es el bit de status del registro de trasmisión. 1=registro vacío; 0=registro lleno
BRGH: bit de selección de velocidad de baud rate en modo asíncrono. 1=alta velocidad; 0=baja velocidad.
SYNC: modo de trasmisión del USART. 1= modo síncrono; 0=modo asíncrono.
TXEN: bit de habilitación de trasmisión. 1=trasmisión habilitada; 0=trasmisión deshabilitada.
TX9: bit de selección de formato. 1=formato de 9 bits; 0=formato de 8 bits
CSRC: se usa solo en modo síncrono. Selecciona la fuente de la señal de reloj. 1=reloj generado internamente (modo MASTER).
0=reloj generado en forma externa (modo SLAVE)
RCSTA:
SPEN
RX9D: solo se usa cuando se selecciona formato de 9 bits, es el noveno bit de la palabra recibida.
OERR: bandera de error de overrun.1=ocurrió un error de overrun. 0=no hay error de overrun.
FERR: bander ade error de formato. 1=ocurrió un error de formato. 0=no hay error de formato.
ADEN:bit para habilitar la detección de dirección en redes de comunicación con varios dispositivos. Solo se usa en modo asíncrono,
y con formato de 9 bits. 1=detección de dirección habilitada; 0=detección deshabilitada
CREN: bit de habilitación de recepción continua. 1=habilita recepción continua; 0=deshabilita recepción continua.
SREN: SINGLE RECEIVE ENABLE BIT. solo se usa en modo síncrono-MASTER. 1=habilita modo de recepción; 0=deshabilita.
RX9: bit de selección de formato de recepción. 1=selecciona formato de 9 bits; 0=seleccionaformato de 8 bits.
SPEN: configura los bits RB1 y RB2 en el circuito 16F88 para funcionar como señales del USART. 1=habilita USART;
0=deshabilita USART.
TX9
TXEN
SYNC
RX9
SREN
CREN
EVOLUPIC Bootloader 16F88 Punto Flotante, S.A. 2011
11
-----
BRGH
ADEN
FERR
TRMT
TX9D
OERR
RX9D
Publicidad
Tabla de contenido
