Tabla de contenido
Publicidad
Latch Digitales
Antes de entrar en detalle con la fuente de alimentación del CTC203, el técnico debe familiarizarse con
la circuitería de control para encender y apagar los dispositivos de potencia de la fuente. Este circuito va
a ser el mismo para varias fuentes ZVS usadas en éste chasis y en otros chasis de TCE.
El interruptor de control actúa de manera similar a un SCR, pero con algunas variantes. La figura 2-3
nos muestra una tabla de verdad y una representación esquemática simplificada del "Latch" de control
de la fuente de alimentación mostrada en la figura 2-4. De nuevo, mientras que otras fuentes ZVS
pueden tener ligeras variaciones, el concepto básico así como la operación, es el mismo.
Q1 y Q2 forman el circuito básico del "Latch". Ambos son transistores de conmutación que se saturan
cuando se activan. En este caso se usan un NPN y un PNP para obtener los resultados deseados en la
salida. El Latch se controla al poner o remover el voltaje en una de las bases mientras que un voltaje
suficiente esté presente en el Q2-E para ajustar el Latch. Recuerde que el B+ proveerá excitación a la
salida cuando los "Latch" estén apagados. El Latch REMUEVE la salida. Cada vez que la tabla de
verdad muestra una condición bajo (cero), la salida es removida.
En la condición A, la ENT1 y ENT2 están en un nivel bajo (0). Un nivel bajo en Q2-B lo enciende
suministrando un flujo de corriente del B+ a través de R5, R2, Q2-E/C y R3 hacia tierra. Una
polarización suficiente se genera entre R3 para encender al Q1 ajustando el latch. Ahora, sin importar lo
que pase en ENT1 el latch se ajusta. La caída de voltaje combinada de R3 y Q2-E/C pone al Q2-E a un
voltaje muy bajo aislando la salida.
Si ENT2 se va a un nivel alto (1) como en la condición B, no habrá efecto en la salida. El nivel alto en
IN2 encendería a Q1, pero como ya estaba encendido el resultado es de no cambio en el estado de
salida.
En la condición D, ambas entradas están en un nivel alto. Un nivel alto en Q1-B lo enciende, cuando Q1
se enciende se satura también, llevando Q2-B a un nivel bajo encendiéndolo. Cuando este transistor Q2
se enciende el "latch" se ajusta de nuevo y la salida se va a un nivel bajo.
La condición C es la más difícil de entender porque depende de que los voltajes de entradas sean
diferentes antes de que el "latch" se dispare. Si ENT1 esta en un nivel alto, el estado del "latch"
dependerá de ENT2 para el estado de su salida. Si ENT2 es bajo, la salida es alto.
Si ENT2 es alto, la salida es baja. Sin embargo, si el
"latch" se ajusta (se dispara) Q2 se satura y
mantiene encendido al Q1 incluso con el ENT1 en
nivel alto. Lo que pasa antes de que el "latch" sea
deshabilitado es la pérdida de polarización en Q1-
B.
Como ENT2 decrece, empieza a desviar el flujo de
corriente fuera de R3 y su caída de voltaje también
tiende a decrecer. El voltaje en Q1-B eventualmente
caerá lo suficiente para que se apague. Si ENT1 está
todavía en un nivel alto, Q2-B se va ahora a un nivel
alto y también se apagará. Esto remueve al Q1 y Q2
del circuito y el B+ suministra ahora el voltaje de
salida.
B+
R5
680K
R1
R2
1000
1000
Q2
ENT 1
R4
Q1
1000
R3
3300
Figura 2-3, Latch Digital y su tabla de verdad
Fuente de alimentación 13
SAL
ENT 1
ENT 2
A
0
0
B
0
1
1
0
C
D
1
1
ENT 2
SAL
0
0
1
0
Publicidad
Tabla de contenido
