Tabla de contenido
Publicidad
T
E
RABAJO Y
XPLICACIÓN
REGISTRO DE CONTROL DEL TMR1 (T1CON)
-
-
T1CKPS1 T1CKPS0 T1OSCEN T1SYNC# TMR1CS TMR1ON
El funcionamiento del TMR1 esta gobernado por el valor con el que se
programan los bits del registro T1CON que ocupa la dirección 10h de la memoria
RAM.
El bit TMR1ON gobierna el permiso o la prohibición de funcionamiento del
TMR1. Este bit es activo a nivel alto.
El bit TMR1C selecciona la fuente de los impulsos de contage. Si vale 0 elige el reloj
interno y si vale 1 elige el reloj externo que se aplica por las patas RC0 y RC1.
Cuando los impulsos dependen de un reloj externo es preciso que el bit T1OSCEN
tenga el valor 1, en cuyo caso las patas RC0 y RC1 actúan como entradas del
Oscilador externo. Si T1OSCEN vale = 0 los impulsos vendrán a través de RC0.En
ambos casos, el TIMER1 funciona como contados de elementos externos.
El predivisor de frecuencia (preescaler) es un simple divisor de la frecuencia de los
impulsos que se aplican al TMR1 por 1, 2, 4 u 8. El rango de división lo eligen los
bits T1CKPS1 y T1CKS0:
T2CKPS1 T2CKPS0
El bit T1SYNC# determina la posible sincronización o no de los impulsos del
reloj externo con los del reloj interno, según valga 0 o 1 respectivamente.
El TMR1 Puede generar una petición de interrupción cuando se produce el
sobrepasamiento del contaje. En esta situación se pone automáticamente a 1 el flag
TMR1F, que es el bit 0 del registro especifico PIR1. El permiso de la prohibición de
interrupción del TMR1 está controlada por el bit TMR1IE del PIE1.
Cuando el modulo de CCP está configurado como comparador para generar un
"disparo especial", dicha señal resetea el TMR1. Para aprovechar esta característica el
TMR1 debe estar configurado en modo temporizador o contador síncrono. En otro caso
no se produce el Reset.
D
P
ESARROLLO
ROYECTOS Y
PIC 16F87
X
0
0
0
1
1
0
1
1
P
E
ROTOTIPOS
LECTRÓNICOS
RANGO DEL PREDIVISOR
1:1
1:2
1:4
1:8
2º DPE
35
Publicidad
Capítulos
Tabla de contenido
