Tabla de contenido
Publicidad
T
E
RABAJO Y
XPLICACIÓN
ESTRUCTURA INTERNA Y CONFIGURACIÓN DEL C A/D
El bit de menos peso (ADFM) del registro ADCON1 selecciona el
formato del resultado de la conversión. Si vale 1, el resultado está justificado en
el registro ADRESH, que tiene sus 6 bits de más peso a 0; mientras que si vale 0
la justificación se hace sobre el registro ADRESL, que tiene sus 6 bits de menos
peso a 0. Esto significa que los 16 bits que forman la unión de los dos registros,
unas veces tienen a 0 los 6 bits de más peso y otras los 6 bits de menos peso.
7
ADRESH
Los restantes 4 bits (PCFG3-0) de ADCON1 se usan para configurar las
patitas de los canales de entrada al conversor como analógicas o como E/S
digitales, de acuerdo con la siguiente tabla:
AN7/
AN6/
PCFG3-0
RE2
RE1
0000
A
0001
A
0010
D
0011
D
0100
D
0101
D
011x
D
1000
A
1001
D
1010
D
1011
D
1100
D
1101
D
1110
D
1111
D
D
P
ESARROLLO
ROYECTOS Y
PIC 16F87
X
ADFM=1
1
0 7
ADRESL
AN5/
AN4/
AN3/
RE0
RA5
RA3
A
A
A
A
A
A
D
D
A
D
D
A
D
D
D
D
D
D
D
D
D
A
A
A
D
A
A
D
A
A
D
A
A
D
D
A
D
D
D
D
D
D
D
D
D
P
E
ROTOTIPOS
LECTRÓNICOS
RESULTADO DE 10 BITS
0
7
ADRESH
AN2/
AN1/
RA2
RA1
A
A
A
V
A
A
REF+
A
A
A
V
A
A
REF+
A
D
A
V
D
A
REF+
D
D
D
V
V
A
REF+
REF-
A
A
A
V
A
A
REF+
V
V
A
REF+
REF-
V
V
A
REF+
REF-
V
V
A
REF+
REF-
D
D
D
V
V
D
REF+
REF-
2º DPE
ADMF=0
0 7 6
0
ADRESL
AN0/
V
V
REF+
REF-
RA0
A
V
V
DD
SS
A
RA3
V
SS
A
V
V
DD
SS
A
RA3
V
SS
A
V
V
DD
SS
A
RA3
V
SS
D
V
V
DD
SS
A
RA3
RA2
A
V
V
DD
SS
A
RA3
V
SS
A
RA3
RA2
A
RA3
RA2
A
RA3
RA2
A
V
V
DD
SS
A
RA3
RA2
CHAN/
REFS
8/0
7/1
5/0
4/1
3/0
2/1
0/0
6/2
6/0
5/1
4/2
3/2
2/2
1/0
1/2
45
Publicidad
Capítulos
Tabla de contenido
