Circuito De Restablecimiento - Kyocera Mita KM-4230 Manual De Servicio

(4) Circuito de restablecimiento

+5 V DC
50
7
CPU
IC7
Figura 2-3-15 Circuito de restablecimiento
V
CC
V
SH
V
SL
0.8 V DC
C
K
C
T
RES
Figura 2-3-16 Gráfico de sincronización del funcionamiento del restablecimiento
IC1 supervisa la tensión del suministro y determina también si la CPU IC7 está
funcionando correctamente. Si la tensión de suministro de V
(aprox. 4,2 V CC), la señal de restablecimiento (RES) se introduce en la CPU IC7 (Aen
el gráfico de sincronización).
IC1 supervisa la señal del reloj (CK) de la patilla 50 de la CPU IC7, la cual baja
periódicamente. Si falla la CPU IC7, IC1 detecta que la señal del reloj (CK) se ha
detenido y envía una señal de restablecimiento (RES) a la CPU IC7 (Ben el gráfico de
sincronización). Para restablecer la CPU IC7, la patilla 8 (RES) de IC1, que produce
normalmente 5 V CC, baja y baja el nivel de la patilla 7 de la CPU IC7.
+5 V DC
1
R2
R1
2
3
CK
8
RES
1
1
CT
C1
R23 2
2
1
6
VREF
TIERRA
1
+
C17
2
T
CK
B A
de la CPU (resumido)
2A3/4
IC1
2
+5 V DC
RES
5
Vcc
1
C7
2
4
GND
VS
7
1
C2
2
TIERRA
cae por debajo de V
CC SL
2-3-19