Publicidad
007-4330-002ESP
Tabla 5-1 (continuación)
Código
Señales
Descripción de la rutina de la POST
1Ch
Restablecimiento del controlador de interrupción programable
20h
1- 3- 1- 1
Prueba de actualización de la memoria DRAM
22h
1- 3- 1- 3
Prueba del controlador de teclado 8742
24h
Establecimiento del registro del segmento ES en 4 GB
26h
Activación de la línea A20
28h
1- 3- 3- 1
Determinación automática del tamaño de la DRAM
29h
1- 3- 3- 1
Inicialización del administrador de memoria de la POST
2Ah
Eliminación de 512 KB de RAM básica
2Ch
1- 3- 4- 1 o
Falla en la memoria RAM en la línea de dirección xxxx *
1- 1- 1- 1
2Eh
1- 3- 4- 3
Falla en la memoria RAM en los bits de datos xxxx * del byte bajo del bus
de memoria
2Fh
Activación de la memoria caché antes de hacer sombra al sistema
30h
1- 4- 1- 1
Falla en la memoria RAM en los bits de datos xxxx * del byte alto del bus
de memoria
32h
Prueba de frecuencia del reloj del bus de la CPU
33h
Inicialización de Phoenix Dispatch Manager
36h
Cierre del inicio en caliente
38h
Sombra del ROM del BIOS del sistema
3Ah
1-4-3-3
Determinación automática del tamaño de la memoria caché
3Ch
Configuración avanzada del registro del conjunto de circuitos
integrados
3Dh
Carga de los registros alternos con valores de CMOS
42h
Inicialización de vectores de interrupción
45h
Inicialización de dispositivo de la POST
46h
2- 1- 2- 3
Verificación del aviso de copyright de la ROM
Códigos de puntos de prueba
Códigos de señales y tareas de la POST
63
Publicidad
