Publicidad
Registros Limit Event Status (estado de eventos límite) y Limit Event Status Enable
(habilitar estado de eventos límite)
Estos dos registros se incorporan como un añadido a la norma IEEE 488.2. Su objeto es informar
al operario de la entrada en, o salida de, condiciones límite de corriente o voltaje, y del historial
de condiciones de desconexión de protección desde la última medición.
Todo bit activado en el registro Limit Event Status que se corresponda con un bit activado en el
registro Limit Event Status Enable hará que el bit LIM1 se active en el registro Status Byte.
El registro Limit Event Status se lee y limpia mediante el comando LSR1?. El registro Limit Event
Status Enable se activa con el comando LSE1 <
Bit 7 -
Reservado para uso futuro
Bit 6 -
Se ajusta cuando ha ocurrido una desconexión por fallo que requiere desconectar /
conectar la energía de c.a. para resetear
Bit 5 -
Se ajusta cuando existe una desconexión de detección de salida
Bit 4 -
Se ajusta cuando existe una desconexión de sobrecorriente de salida
Bit 3 -
Se ajusta cuando existe una desconexión de sobrevoltaje de salida
Bit 2 -
Se ajusta cuando la salida entra en el límite de energía (modo no regulado)
Bit 1 -
Se ajusta cuando la salida entra en el límite de corriente (modo de corriente constante)
Bit 0 -
Se ajusta cuando la salida entra en el límite de voltaje (modo de voltaje constante)
Status Byte Register (Registro de byte de estado) y Service Request Enable Register
(Registro de activación de solicitud de servicio)
Estos dos registros están implementados tal y como requiere la norma IEEE Std. 488.2.
Todos los bits configurados en el Status Byte Register que correspondan a bits configurados en
el Service Request Enable Register harán que el bit RQS/MSS se configure en el Status Byte
Register, generando así un Service Request en el bus.
El Status Byte Register es leído, bien por el comando *STB?, que devolverá un MSS en el bit 6,
o por un Serial Poll que devlolverá un RQS en el bit 6. El Service Request Enable Register es
configurado por el comando *SRE <
Bit 7 -
No se usa.
Bit 6 -
RQS/MSS. Este bit, tal como lo define el IEEE Std. 488.2, contiene el mensaje
Requesting Service y el mensaje Master Status Summary. Se manda un RQS en
respuesta a Serial Poll y un MSS en respuesta al comando *STB?.
Bit 5 -
ESB. El Event Status Bit. Este bit se configura si alguno de los bits configurados en el
Standard Event Status Register corresponde a los bits configurados en el Standard
Event Status Enable Register.
Bit 4 -
MAV. El Message Available Bit. Se configurará cuando el instrumento tenga un
mensaje de respuesta formateado y listo para mandar al controlador. El bit se borrará
después de que se haya mandado el Response Message Terminator.
Bit 3 -
No se usa.
Bit 2 -
No se usa.
Bit 1 -
No se usa.
Bit 0 -
LIM1. Se ajustará si se ajusta cualquier bit en el Limit Event Status register y los bits
correspondientes en el Limit Event Status Enable register.
> y se lee con el comando LSE1?.
NRF
> y leído por el comando *SRE?.
NRF
25
Publicidad
