Descripción De Los Pines Del Integrado Dcf - LG FLATRON MC-991A Manual De Uso

SECCI Ó N DCF
SECCI Ó N DCF
Descripción de los pines del integrado DCF
Nº
PIN Símbolo E/S Descripción
1 CLPO O Salida de corriente del circuito fijador de nivel interno.
Conecte a ADIN cuando utilice la fijación interna.
Deje este pin abierto cuando no se utilice.
2 ADIN I Entrada analógica de filtro combinado (entrada de convertidor A/D)
3 RB O Tensión de referencia del convertidor A/D: aprox. 0,5V (típico)
4 ADVS - Masa analógica del convertidor A/D.
5 ADVD - Fuente de alimentación analógica del convertidor A/D (5,0V)
6 RT O Tensión de referencia del convertidor A/D (superior): aprox. 0,5V (típico)
7 ACO O Salida de señal de croma analógica.
La salida puede obtenerse conectando una resistencia entre este terminal
y la masa analógica.
8 DAVD - Fuente de alimentación analógica del convertidor D/A
9 AYO O Salida de señal de luminancia analógica.
La salida puede obtenerse conectando una resistencia entre este terminal
y la masa analógica.
10 DAVS - Masa de la fuente de alimentación analógica del convertidor D/A.
11 VG O Pin relacionado del convertidor D/A. Conecte un condensador de aprox. 0,1 uF
entre este pin y la fuente de alimentación analógica (DAVD)
Ajuste el valor de límite de escala de la señal de salida del convertidor D/A
12 VRF I
de los canales Y y C.
Conecte una resistencia de"16R"(16 veces la resistencia de salida"R" del
13 IRF O
convertidor D/A.)
Pin relacionado del convertidor D/A.
14 VB O
Conecte a la masa analógica (DAVS) mediante un condensador de 0,1uF.
15 TEST I Pin de prueba. Normalmente fijado en "bajo".
18 DVdd - Fuente de alimentación digital. (5,0 V)
17 MOD2 I Ajuste del modo de
separación Y/C.
19 MOD1 I
(¡Ø MC991A se fija con el
modo de procesamiento adapt.)
20 VEH3 I Ajuste de intensificación vertical.
Pueden ajustarse en 8 etapas de VEH3,VEH2,VEH1: lll(off) a HHH(max.)
21 VEH2 I
22 VEH1 I
23 PNR I PAL-M/ PAL-N/ PAL : H, NTSC : L
24 DTR I Normalmente conectada a una señal de nivel bajo
Departamento T cnico
é
MOD2 MOD1
L L Modo de proces. adaptable.
H L Modo de separación BPF.
H H Modo directo.
Nº
PIN Símb. E/S Descripción
25 NTPL2 I Configuración de modo
NTSC/PAL/ PAL-M/ PAL-N.
26 NTP12 I
27 DVdd - Fuente de alimentación digital.(5 V)
28 TEST I Pin de prueba. Normalmente conectada a una señal de nivel bajo
29 DVss - Masa de la señal digital.
30 APCN I Ajuste circuito de correc. apertura horiz. Bajo: desconect. alto: conectado.
Ajuste del filtro atrapador. Bajo : desconectado, Alto : conectado.
31 TRAP I
32 TEST I
Pin de prueba. Normalmente abierto o fijo en "bajo"
33 TEST I
34 DVdd - Fuente de alimentación digital.(5 V)
35 TEST I Pin de prueba. Normalmente abierto o fijo en "bajo"
36 DVss - Masa de la señal digital
37 FIN I Entrada de reloj. Introduzca fsc (2fsc) de ráfaga de bloqueo al usar el PLL
interno. Introduzca 4fsc de ráfaga de bloqueo cuando no use el PLL interno.
38 CKSL I Control de PLL.
Bajo : El PLL interno no se utiliza. El reloj (4fsc) que se introduce a FIN se
suministra internamente.
Alto : El PLL interno se utiliza. El reloj 4fsc de salida de oscilación del VCO
se suministra internamente.
39 PLSL I Selecciona la entrada de reloj a FIN. baja : fsc, alta : 2fsc.
Al introducir 4fsc a FIN (cuando no se utiliza el PLL interno), este pin puede
fijar en nivel "bajo" o "alto".
40 MCKO O Salida de reloj (4fsc)
41 ADCK I Entrada de reloj para convertidor A/D. Normalmente conectado a MCKO.
42 CPO I Salida del comparador de fase del PLL. Déjela abierta cuando no se use PLL.
43 PLVS - Masa de la señal analógica del PLL
44 VCV I Entrada de tensión de control del VCO. Conecte a PLVS al no usar el PLL.
45 PLVD - Fuente de alimentación analógica del PLL.
46 CLVD - Fija la fuente de alimentación analógica del convertidor D/A.(5 V)
47 CLPEN I Fija el pin de activación del circuito. Bajo : Fijación act., Alto : Fijación desact.
48 CLVS - Fija la masa de la señal analógica del convertidor D/A
48
MC-991A
NTPL2 NTPL1
L L NTSC
L H PAL
H L PAL-M
H H PAL-N
LG Electronics España, S.A.