Comunicación De Estado - Aim TTi LD400 Manual De Instrucciones

Tabla de contenido

Publicidad

Comunicación de estado
El modelo estándar de comunicación de estado y errores descrito en la norma IEEE 488.2 fue
diseñado para la interfaz GPIB y contiene algunas funcionalidades diseñadas para usarse con
las prestaciones de hardware Service Request (petición de servicio) y Parallel Poll (sondeo en
paralelo) de tal interfaz, así como para dar cabida a su funcionamiento en semidúplex. A pesar
de que dichas funcionalidades son de poca utilidad con otras interfaces, este instrumento pone a
disposición de cualquiera de ellas el juego completo de prestaciones. Para cada instancia
potencial de interfaz se mantiene un conjunto separado de muchos de los registros de estado y
error. Las interfaces GPIB, USB y RS232 proporcionan una instancia individual cada una,
mientras que la interfaz LAN proporciona tres: una para la página web y otra para cada una de
las dos interfaces de socket TCP. El disponer de un modelo de estado separado para cada
instancia de interfaz asegura que los datos no se pierdan, ya que muchos comandos de petición
de estado (p. ej., «*ESR?») limpian el contenido de un registro tras leerse su valor actual.
El conjunto completo de registros de estado y error y los bits individuales que contienen se
muestra en el diagrama de modelo de estado y se describe en detalle a continuación, pero en
breve el estado se mantiene utilizando cuatro registros principales: Input State Register (registro
de estado de entrada), Input Trip Register (registro de desconexión de entrada), Standard Event
Status Register (registro de estado de eventos estándar) y Execution Error Register (registro de
errores de ejecución). En el Status Byte Register (registro de byte de estado) se presenta un
resumen de acuerdo con la selección de tres registros en máscara: Input State Enable Register
(registro de activación de estado de entrada), Input Trip Enable Register (registro de activación
de desconexión de entrada) y Standard Event Status Enable Register (registro de activación de
estado de eventos estándar). Otros dos registros en máscara más, Service Request Enable
Register (registro de activación de peticiones de servicio) y Parallel Poll Response Enable
Register (registro de activación de respuesta de sondeo en paralelo), controlan la operación de
las prestaciones GPIB de hardware Service Request y Parallel Poll (y el mensaje ist asociado)
respectivamente. Se recomienda que, al controlar la unidad mediante cualquier interfaz que no
sea GPIB, el programa controlador simplemente lea los registros principales de estado
directamente.
Los registros específicos del instrumento Input State Register e Input Trip Register comunican
eventos relativos a la función eléctrica de la carga y su interacción con la fuente que está siendo
comprobada.
El Standard Event Status Register, apoyado por los registros Execution Error Register y Query
Error Register (registro de errores de consulta), comunica eventos vinculados al análisis y
ejecución de los comandos, así como al flujo de estos, las peticiones y las respuestas a través
de la interfaz. El principal uso de estos registros es durante el desarrollo de software, ya que un
procedimiento de pruebas en producción jamás deberá generar ninguno de estos errores.
Registros Input State e Input Trip (ISR/ISE e ITR/ITE)
Estos dos registros informan de estados eléctricos surgidos durante el funcionamiento de la
carga. Por su naturaleza, son comunes a todas las interfaces.
El Input Trip Register comunica eventos que hayan provocado que la unidad deshabilite de
forma inesperada la entrada de la carga.
El Input State Register comunica el estado actual de la etapa de potencia de la carga del mismo
modo que los pilotos luminosos verde y amarillo del panel frontal y la línea de estado de la
pantalla.
Cada uno de estos registros tiene un bit de resumen en el Status Byte Register, así como un
Enable Register asociado para determinar qué bits (si los hubiera) contribuyen a ese resumen.
Todos estos registros son campos de bits, siendo cada uno de los bits independientes (por lo
que pueden habilitarse simultáneamente más de uno), con los significados detallados a
continuación.
43

Publicidad

Tabla de contenido
loading

Este manual también es adecuado para:

Ld400p

Tabla de contenido