Aim TTi TGR2050 Manual De Instrucciones página 64

Bit 2 - Query Error (Abfragefehler). Wird gesetzt, wenn eine Abfragefehler auftritt. Die
entsprechende Fehlernummer wird im Query Error Register aufgezeichnet, wie
nachstehend aufgeführt.
1. Interrupted Error (Unterbrechungsfehler)
2. Deadlock Error (Blockierungsfehler)
3. Unterminated Error („Nicht abgeschlossen"-Fehler)
Bit 1 - Nicht belegt.
Operation Complete (Vorgang abgeschlossen). Wird als Antwort auf den ∗OPC-Befehl
Bit 0 -
gesetzt.
System Event Status Register and System Event Status Enable Register
Diese beiden Register sind als gerätespezifische Event Register und Event Enable Register
gemäß der Norm IEEE 488.2 ausgeführt. Ihr Zweck besteht darin, es dem Controller zu melden,
wenn das Rückleistungsschutzsystem arbeitet oder seit dem letzen Auslesen des System Event
Status Register gearbeitet hat.
Wenn das Rückleistungsschutzsystem arbeitet, wird im System Event Status Register das dafür
vorgegebene Bit gesetzt. Wenn das entsprechende Bit außerdem im System Event Status
Enable Register gesetzt ist, wird das SYS-Bit im Status Byte Register gesetzt.
Das System Event Status Register wird durch den SSR ?-Befehl gelesen und gelöscht und das
System Event Status Enable Register wird durch den SSE<nrf>-Befehl gesetzt.
Die Bits sind wie folgt definiert :
Bit 7 – Bit 1 -
Bit 0 -
Status Byte und Service Request Enable Registers
Diese beiden Registers sind gemäß der Norm IEEE 488.2 ausgeführt.
Bits, die im Status Byte Register gesetzt wurden und den Bits entsprechen, die im Service
Request Enable Register gesetzt wurden, bewirken, daß das RQS/MSS-Bit im Status Byte
Register gesetzt wird, wodurch ein Service Request auf dem Bus generiert wird.
Das Status Byte Register wird entweder mittels dem ∗STB?-Befehl gelesen, der MSS in Bit 6
zurücksendet, oder aber mittels eines Serial Poll (Serienabfrage), der RQS in Bit 6 zurücksendet.
Das Service Request Enable Register wird mit dem Befehl ∗SRE <nrf> gesetzt und mit dem
Befehl ∗SRE? gelesen.
Bit 7 - Nicht belegt.
Bit 6 - RQS/MSS. Dieses Bit, das in der Norm IEEE 488.2 definiert ist, enthält sowohl die
Requesting Service-(Serviceanforderungs-) Meldung als auch die Master Status Summary-
Meldung. Als Antwort auf ein Serial Poll (Serienabfrage) wird RQS und als Antwort auf den
Befehl ∗STB? wird MSS zurückgesendet.
Bit 5 - ESB. Das Event Status Bit (Ereignis-Statusbit). Dieses Bit wird gesetzt, wenn im Standard
Event Status Register ein Bit gesetzt ist, das im Standard Event Status Enable Register
ebenfalls gesetzt wurden.
Bit 4 - MAV. Das Message Available Bit (Meldung vorhanden). Dieses Bit wird gesetzt, wenn das
Gerät eine Antwort formatiert hat, die sendebereit für das Steuergerät zur Verfügung steht.
Das Bit wird gelöscht, nachdem der Response Message Terminator gesendet wurde.
Bit 3 - Nicht belegt.
Bit 2 - Nicht belegt.
Bit 1 - Nicht belegt.
Bit 0 - Nicht belegt.
Nicht belegt
Wird gesetzt, wenn das Rückleistungsschutzsystem arbeitet.
63