ZIV P+C 1CPX Manual De Instrucciones página 137

Anexo A
• NOT: [línea 11]
Se trata de una operación NOT lógica: niega la entrada y asigna dicho valor a las salidas
correspondientes.
Formato:
Ej:
• CABLE: [línea 16]
Se trata de una asignación, es decir, el valor de la entrada se asigna a las diferentes salidas.
Formato:
Ej:
• FFRS: [línea 17]
Se trata de un flip-flop RS lógico.
Formato:
R
0
0
1
1
Ej:
LCPX403A
NOT<[ISC]>(ISC)(ISC)...
Tabla A.5-5: tabla de verdad
Ent1
0
1
NOT<[260,7]> (256,2)
CABLE<[ISC]>(ISC)(ISC)...
Tabla A.5-6: tabla de verdad
Ent1
0
1
CABLE<[20,8]>($,0)(256,40)
FFRS<[ISC_R][ISC_S]>(ISC)(ISC)...
Tabla A.5-7: tabla de verdad
FFRS<[10,8][10,9]>($,0)(256,40)
Sal
1
0
Sal
0
1
S
0
1
0
1
A.5-6
© ZIV Aplicaciones y Tecnología, S. A. Zamudio, 2004
Qt+∆t
Qt
1
0
X