Tabla de contenido
Publicidad
S
e
r
i
e
A
K
7
3
S
e
r
i
e
A
K
7
3
P
a
r
i
t
y
B
i
t
(
B
i
t
d
e
P
a
r
i
t
y
B
i
t
(
B
i
t
d
e
El modo de paridad usa 1 bit de paridad para cada byte. Normalmente es modo de par paridad,
es decir, se pone al día los datos de memoria, bit de paridad es ajustado a par número de "1"
para cada byte. La próxima vez, si se lee la memoria con un impar número de "1", el error de
paridad es ocurrido. es nombrado como la detección de error de único bit.
P
P
B
B
S
S
R
R
A
A
M
M
(
(
P
P
i
i
p
p
e
e
l
l
i
i
n
n
Para CPU de Socket 7, el leer de un dato de burst necesita cuatro Qword (Qpalabra)
(Quad-word, 4x16 = 64 bits).Todavia, PBSRAM solo necesita una vez de desifrar el dirección y
automáticamente envia QWords sobrante en CPU por la sucesión predefinido. Normalmente es
como 3-1-1-1, totalmente 6 ciclos, mucho más rápido que SRAM asincronizado. PBSRAM es a
menuda usado en L2 (level 2) cache del CPU deSocket 7. No CPU para Slot 1 Socket 370
necesita PBSRAM.
P
C
1
0
0
D
I
M
M
P
C
1
0
0
D
I
M
M
SDRAM
DIMM que soporta 100MHz CPU
p
a
r
i
d
a
d
)
p
a
r
i
d
a
d
)
e
e
d
d
B
B
u
u
r
r
s
s
t
t
S
S
R
R
A
A
M
M
)
)
FSB
bus reloj.
84
M
a
n
u
a
l
e
n
L
í
n
e
M
a
n
u
a
l
e
n
L
í
n
e
a
a
Publicidad
Tabla de contenido
