Siemens SIMATIC S7-1500/ET 200MP Manual De Producto página 49

Configuración/área de direcciones
4.3 Funcionamiento manual (sin objeto tecnológico)
Bit de control/valor
SET_DQ0
SET_DQ1
TM_CTRL_DQ0
TM_CTRL_DQ1
SW_GATE
SET_DIR
RES_EVENT
RES_ERROR
Reservado
48
Explicaciones
Con este bit se activa la salida digital DQ0 cuando TM_CTRL_DQ0 está establecido en 0.
Con la función "Tras comando Set de CPU hasta valor referencia", SET_DQ0 actúa independien-
temente de TM_CTRL_DQ0, siempre y cuando el valor de contaje no coincida con el valor de
comparación.
Con este bit se activa la salida digital DQ1 cuando TM_CTRL_DQ1 está establecido en 0.
Con la función "Tras comando Set de CPU hasta valor referencia", SET_DQ1 actúa independien-
temente de TM_CTRL_DQ1, siempre y cuando el valor de contaje no coincida con el valor de
comparación.
Con este bit se habilita la función tecnológica de la salida digital DQ0.
• 0 significa: SET_DQ0 determina el estado de DQ0
• 1 significa: la función parametrizada determina el estado de DQ0
Con este bit se habilita la función tecnológica de la salida digital DQ1.
• 0 significa: SET_DQ1 determina el estado de DQ1
• 1 significa: la función parametrizada determina el estado de DQ1
Con este bit se abre y cierra la puerta de software si se utiliza un encóder incremental o un ge-
nerador de impulsos. La puerta software, junto con la puerta hardware, forma la puerta interna.
El módulo tecnológico solo efectúa el contaje si la puerta interna está abierta.
• 0 significa: puerta de software cerrada
• 1 significa: puerta de software abierta
La puerta HW se controla externamente a través de las entradas digitales del módulo tecnológi-
co. La puerta HW se puede activar por parametrización. La puerta SW no se puede desactivar.
Con este bit se especifica el sentido de contaje con el tipo de señal "Impulso (A)".
• 0 significa: ascendente
• 1 significa: descendente
Con este bit se inicia el restablecimiento de los eventos guardados en los bits de respuesta
EVENT_ZERO, EVENT_OFLW, EVENT_UFLW, EVENT_CMP0, EVENT_CMP1 .
Con este bit se inicia el restablecimiento de los estados de error guardados LD_ERROR y
ENC_ERROR .
Los bits de reserva deben estar ajustados a 0.
Módulo tecnológico TM Count 2x24V (6ES7550-1AA01-0AB0)
Manual de producto, 12/2020, A5E31870373-AC