Standard Event Status & Standard Event Status Enable Registers (Registres D'état D'événement Standard Et D'activation D'état D'événement Standard) - TTI QL Serie Manual De Instrucciones

Tabla de contenido

Publicidad

Idiomas disponibles
  • ES

Idiomas disponibles

Il faut également configurer l'instrument afin que la valeur de
d'une opération de scrutation parallèle. L'instrument est configuré par le contrôleur qui transmet une
commande Parallel Poll Configure (PPC) (configuration scrutation parallèle) suivie d'une commande
Parallel Poll Enable (PPE) (activation scrutation parallèle). Les bits de la commande PPE sont
indiqués ci-dessous:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 =
bit 2 =
bit 1 =
bit 0 =
Exemple. Pour retourner le bit RQS (bit 6 du Status Byte Register) au niveau 1 à l'état vrai et au niveau
0 à l'état faux à la position de bit 1 en réponse à une scrutation parallèle, transmettre les
commandes suivantes :
La réponse de scrutation parallèle de l'instrument sera alors 00H si RQS est 0 et 01H si RQS
est 1.
Pendant la réponse de scrutation parallèle, les lignes d'interface DIO sont terminées de manière
résistive (terminaison passive). Ceci permet à plusieurs dispositifs de partager la même position de
bit de réponse en configuration de câblage en ET ou OU, se reporter à IEEE 488.1 pour plus
d'informations.
Rapport d'état
Cette section décrit le modèle d'état complet de l'instrument. Noter que certains registres sont
spécifiques à la section GPIB de l'instrument et que leur utilisation est donc restreinte dans un
environnement RS232.
Standard Event Status & Standard Event Status Enable Registers (registres d'état
d'événement standard et d'activation d'état d'événement standard)
Ces deux registres sont mis en les comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Standard Event Status Register qui correspondent aux bits positionnés
dans le Standard Event Status Enable Register entraîneront le positionnement du bit ESB dans le
Status Byte Register.
Le Standard Event Status Register est lu, puis vidé par la commande *ESR?. Le Standard Event
Status Enable Register est réglé par la commande *ESE <nrf> et lu par la commande *ESE?.
Bit 7 -
Mise sous tension. Réglé la première fois qu'on applique l'alimentation à l'instrument.
Bit 6 -
Non utilisé.
Bit 5 -
Erreur de commande. Réglé lorsqu'une erreur de type syntaxique est détectée dans une
commande provenant du bus. L'analyseur syntaxique est réinitialisé et l'analyse continue
à l'octet suivant du flux d'entrée.
Bit 4 -
Erreur d'exécution. Réglé en cas d'erreur lors d'une tentative d'exécution d'une
commande entièrement analysée. Le numéro d'erreur approprié est signalé dans
l'Execution Error Register (registre d'erreur d'exécution).
1- 99
116
68
X
sans effet
1
1
activation scrutation parallèle
0
Détection
détection du bit de réponse; 0 = bas, 1 = haut
?
?
position de bit de la réponse
?
*PRE 64
<pmt>, puis
Indique qu'une erreur matérielle a été rencontrée.
Un rappel de données de configuration a été demandé mais la mémoire
spécifiée ne contient aucune donnée.
puisse retourner au contrôleur lors
ist
PPC suivi de 69H (PPE)

Publicidad

Tabla de contenido
loading

Este manual también es adecuado para:

Ql355Ql355pQl564Ql564p

Tabla de contenido