Configuración y servicio
4.9 Configuración STEP 7
Estructura del ciclo de muestreo de la CPU
El ciclo (incluida la pausa) con el que el CP muestrea el área de memoria de la CPU consta
de las fases siguientes:
● Peticiones de lectura con prioridad alta
Los valores de puntos de datos de entrada con la prioridad de muestreo "alta" se leen en
todos los ciclos de muestreo.
● Peticiones de lectura de prioridad baja
Los valores de puntos de datos de entrada con la prioridad de muestreo "baja" se leen
proporcionalmente en todos los ciclos de muestreo.
El número de valores que se leen en cada ciclo se especifica para el CP con el
parámetro "Número máx. de peticiones de lectura" en el grupo de parámetros
"Comunicación con la CPU". Los valores que pasan de dicho valor y, por tanto, no se
leen en un ciclo, se leerán en el próximo ciclo o en otro ulterior.
● Peticiones de escritura
En cada ciclo se escriben en la CPU los valores de un número determinado de
peticiones de escritura espontáneas. El número de valores que se escriben en cada ciclo
se especifica para el CP con el parámetro "Número máx. de peticiones de escritura" en el
grupo de parámetros "Comunicación con la CPU". Los valores cuyo número excede este
valor se escriben en el próximo ciclo o en uno de los siguientes.
● Tiempo de pausa del ciclo
Es el tiempo de espera entre dos ciclos de muestreo. Sirve para reservar tiempo
suficiente para otros procesos que acceden a la CPU por medio del bus de fondo de la
estación.
Duración del ciclo de muestreo de la CPU
Puesto que para el ciclo no es posible configurar un tiempo fijo y las diferentes fases no
tienen asignado un número fijo de objetos, la duración del ciclo de muestreo es variable y
puede cambiar dinámicamente.
4.9.7.8
Ficha "Disparo"
Disparo
Los puntos de datos se configuran como valores estáticos o como eventos por medio del
parámetro "Tipo de transferencia":
76
Instrucciones de servicio, 05/2016, C79000-G8978-C381-02
CP 1243-7 LTE