1MRK 505 178-UES C
Manual de referencia técnica
•
los valores de Iin e Iout eran iguales un ciclo antes
•
el valor de Iin se mantiene constante (es decir, sin cambios)
•
el valor de Iout cae por debajo del valor preestablecido de OCTOperLev
•
el valor de Id sube por encima del valor preestablecido de OCTOperLev
•
el valor de la suma Iout + Id es igual al valor de Iin un ciclo antes
Cuando todas las condiciones descritas anteriormente se detectan de manera
simultánea, se declara la condición de TC abierto, se bloquea la salida de disparo
de la fase afectada y se ajusta la salida de alarma.
Tenga en cuenta que esta lógica solo puede detectar un instante en que un TC ya
conectado con la corriente de carga secundaria está con el circuito abierto. No
detecta, por ejemplo, cuando una nueva bahía está conectada a la zona diferencial,
pero los circuitos secundarios del TC están con cortocircuito o con un circuito abierto.
La lógica de detección de TC abierto de funcionamiento lento detecta la mayoría
de las anomalías en los circuitos secundarios de los TC o en la lógica de selección
de zona, pero con el retardo de tiempo determinado mediante el parámetro de
ajuste tSlowOCT. La lógica se basa en la idea de que los valores de Iin e Iout deben
ser iguales durante la condición de carga pasante normal.
Esta lógica funciona cuando:
•
no ha habido ningún cambio grande en la corriente de carga pasante durante
cinco segundos
•
el valor de Iin es mucho mayor que el valor de Iout (0,9·Iin > Iout)
•
Id > OCTOperLevel
Cuando estas condiciones se cumplen durante más tiempo del definido mediante el
parámetro tSlowOCT se declara la condición de TC abierto.
Observe que el ajuste de tSlowOCT siempre debe ser superior a 1 s.
Sección 5
Protección diferencial
119