13-6
9492672990
El limitador de lógica compara la señal del filtro de disminución con los Ajustes de límite superior e
inferior del limitador de lógica. Si el contador llega al tiempo de retardo establecido, la constante de
tiempo del filtro de disminución cambia de constante de tiempo normal a constante de tiempo límite.
Cuando la señal retorna a los valores dentro de los límites especificados, el contador se restablece y la
constante de tiempo del filtro de disminución vuelve a cambiar a constante de tiempo normal.
La Figura 13-8 muestra el filtro de disminución y el limitador de lógica.
Terminal
Voltage Limiter
P0026-22
V
12-13-04
PSS_ULMT
V
ST
V
PSS_LLMT
V
lmt_hi
V
PSS_ULMT
Disable
SSW 9
s T
Phase Lead
w5
Logic Limiter
Block
1 + s T
Enable
w5
V
PSS_LLMT
V
lmt_lo
Figura 13-8. Filtro de disminución y limitador de lógica
Etapa de salida
Antes de conectar la señal de salida del estabilizador a la entrada del regulador de tensión, se aplican los
límites superior e inferior de ganancia ajustables. La salida del estabilizador se conecta a la entrada del
regulador de tensión cuando el ajuste del interruptor de software SSW 10 es On (Encendido). En la
Figura 13-9 se muestra el procesamiento de la señal de salida del estabilizador.
Figura 13-9. Etapa de salida
Estabilizador del sistema de potencia
DECS-150