Figura 24. Ranuras de memoria en la placa del sistema
CPU1 DIMMC1
CPU1 DIMMC2
CPU1 DIMMD1
CPU1 DIMMD2
CPU1 DIMMB2
CPU1 DIMMB1
CPU1 DIMMA2
CPU1 DIMMA1
CPU2 DIMMC1
CPU2 DIMMC2
CPU2 DIMMD1
CPU2 DIMMD2
CPU2 DIMMB2
CPU2 DIMMB1
CPU2 DIMMA2
CPU2 DIMMA1
.
59