Lógica De Bloqueo Y Disparo Para Oscilaciones De Potencia Evolutivas - ABB Relion 670 Serie Manual De Aplicaciones

Sección 7
Protección de impedancia
7.15.3.2
458
El temporizador de bloqueo tBlkTr prolonga la presencia de las señales de salida
BLKZMOR, que pueden utilizarse para bloquear el funcionamiento de las zonas de
oscilación de potencia después de que se detecten faltas monofásicas a tierra durante
las oscilaciones de potencia. Es necesario permitir que la protección O/C EF elimine
la falta inicial y haga posible, al mismo tiempo, que las zonas de oscilación de potencia
funcionen para posibles faltas consecutivas. En general, será suficiente un retardo de
tiempo de entre 150 y 300 ms.
Lógica de bloqueo y disparo para oscilaciones de potencia evolutivas
La segunda parte de una funcionalidad completa de lógica de oscilaciones de potencia
(PSLPSCH) es una lógica de bloqueo y disparo para oscilaciones de potencia
evolutivas; consulte la figura
la figura 245. La lógica controla el funcionamiento de la zona de protección de
distancia de subalcance (Zona 1) durante oscilaciones de potencia provocadas por las
faltas y su despeje en las líneas eléctricas adyacentes. En general, la lógica debería
configurarse entre las zonas de protección de distancia 1 y 2.
Configuración
La impedancia de falta se debe detectar dentro del límite externo de la función de
detección de oscilaciones de potencia (ZMRPSB) sin que se haya detectado una
oscilación durante todo el transcurso de la falta. Por este motivo, configure la entrada
STZMPSD a la señal de salida funcional de la función ZMRPSB , que indica la
impedancia medida dentro de los límites externos.
STZML
&
BLOCK
STMZH
STZMPSD
STPSD
IEC06000237 V1 ES
Figura 245: Lógica de bloqueo y disparo para oscilaciones de potencia
evolutivas
No se debe detectar ninguna oscilación de sistema en el sistema de potencia Por este
motivo, configure la entrada STPSD a la salida funcional START de la función
ZMRPSB o a cualquier señal de entrada binaria que indique las oscilaciones
detectadas dentro del sistema de potencia.
242 y figura 243. La lógica simplificada se muestra en
tZL
t
tDZ
&
t
>1
&
-loop
1MRK 505 307-UES -
&
BLKZMH
&
>1
&
en06000237.vsd
Manual de aplicaciones
STZMLL