APÉNDICE A • LÓGICA PROGRAMABLE
APPENDIX A • LÓGICA PROGRAMABLE ............................................................................................... A-1
INTRODUCCIÓN ................................................................................................................................... A-1
Configuración del temporizador de lógica .......................................................................................... A-1
ESQUEMAS DE LÓGICA ...................................................................................................................... A-2
Esquema de lógica predeterminado .................................................................................................. A-2
Esquemas de lógica predefinidos ...................................................................................................... A-3
MODIFICACIÓN DE ESQUEMA DE LÓGICA ..................................................................................... A-31
Abrir esquema de lógica "DECS-400 simple sin PSS" para edición................................................ A-33
Eliminar asociaciones lógicas innecesarias ..................................................................................... A-35
Creación de nuevas asociaciones lógicas ....................................................................................... A-37
Verificación y finalización del esquema de lógica modificado ......................................................... A-40
LÓGICA PARA LA CONEXIÓN EN PARALELO DE UNA MÁQUINA COMPUESTA ........................ A-40
DEFINICIONES LÓGICAS .................................................................................................................. A-43
Entradas lógicas ............................................................................................................................... A-43
Salidas .............................................................................................................................................. A-46
Figuras
Figura A-1. Configuración del temporizador de lógica .............................................................................. A-2
Figura A-2. Lógica predeterminada ........................................................................................................... A-4
Figura A-3. DECS-400 simple con PSS (Parte 1 de 3) ............................................................................. A-6
Figura A-4. DECS-400 simple con PSS (Parte 2 de 3) ............................................................................. A-8
Figura A-5. DECS-400 simple con PSS (Parte 3 de 3) ........................................................................... A-10
Figura A-6. DECS-400 simple sin PSS (Parte 1 de 3) ............................................................................ A-12
Figura A-7. DECS-400 simple sin PSS (Parte 2 de 3) ............................................................................ A-14
Figura A-8. DECS-400 simple sin PSS (Parte 3 de 3) ............................................................................ A-16
Figura A-9. DECS-400 doble con PSS (Parte 1 de 3)............................................................................. A-18
Figura A-10. DECS-400 doble con PSS (Parte 2 de 3)........................................................................... A-20
Figura A-11. DECS-400 doble con PSS (Parte 3 de 3)........................................................................... A-22
Figura A-12. DECS-400 doble sin PSS (Parte 1 de 3) ............................................................................ A-25
Figura A-13. DECS-400 doble sin PSS (Parte 2 de 3) ............................................................................ A-27
Figura A-14. DECS-400 doble sin PSS (Parte 3 de 3) ............................................................................ A-29
Figura A-15. Ilustración de modificación del esquema de lógica ............................................................ A-32
Figura A-16. Ventana Open Default Logic .............................................................................................. A-33
Figura A-17. Eliminar Layer1 InputBuffer.Volts per Hz Limit --> Or1.Input4 ........................................... A-35
Figura A-18. Eliminar Layer1 InputBuffer.Field Over Current ---> Or6.Input3 ........................................ A-36
Figura A-19. Eliminar OutputBuffer - InputBuffer.Field Flashing ---> Relay Output 5 ............................. A-36
Figura A-20. Agregar Layer3 InputBuffer.Volts per Hz Limit ---> Layer3.Or1.Input1 .............................. A-37
Figura A-21. Agregar Layer3 InputBuffer.Field Over Current ---> Layer3.Or1.Input2............................. A-38
Figura A-22. Agregar Layer4 - Layer3.Or1.Output ---> Mux1.Input ........................................................ A-38
Figura A-23. Agregar OutputBuffer – Layer4.Mux1.Output1 ---> Relay Output5 .................................... A-39
Figura A-24. Agregar OutputBuffer – Layer4.Mux1.Output2 ---> Relay Output6 .................................... A-39
Figura A-25. Desconectar Layer 2 Multiplexor 1, Output 2 ..................................................................... A-40
Figura A-26. InputBuffer.Fixed Logic TRUE #10 ---> OutputBuffer.Parallel ........................................... A-41
Figura A-27. Desconectar entrada de compensación de carga) ............................................................. A-42
Figura A-28. Layer2.Mux1.Output2 ---> Layer1.Mux1.Input ................................................................... A-42
Tablas
Tabla A-1. Función de lógica programable ............................................................................................... A-1
Tabla A-2. Esquema de lógica "DECS-400 simple sin PSS" modificado ................................................ A-33
9369772990 Rev V
CONTENIDO
Lógica programable del DECS-400
i