5.2
Espacio de direcciones y asignación de direcciones
La CPU y el TM NPU intercambian sus datos a través de la memoria imagen de proceso.
El TM NPU trabaja con una memoria imagen de proceso de 256 bytes de entradas y 256 bytes
de salidas.
En la memoria imagen de proceso de las entradas y salidas, los dos primeros bytes de cada
caso son para la información de control, de estado y de error.
Todas las demás direcciones se pueden utilizar para la comunicación y la transferencia de
datos con la aplicación en curso (App).
• MIPE: byte 0 = información de estado
• MIPE: byte 1 = información de error
• MIPS: bytes 0 y 1 = información de control
Asignación de direcciones en la memoria imagen de proceso de las entradas (MIPE)
La figura siguiente muestra la asignación del espacio de direcciones en caso de configuración
con 256 bytes de entradas.
Las direcciones iniciales pueden asignarse libremente.
IB n
IB n +1
IB n +2
IB n +255
Asignación de direcciones en la memoria imagen de proceso de las salidas (MIPS)
La figura siguiente muestra la asignación del espacio de direcciones en caso de configuración
con 256 bytes de salidas.
Las direcciones iniciales pueden asignarse libremente.
QB n
QB n +1
QB n +2
QB n +255
Módulo tecnológico TM NPU
Manual de producto, 07/2023, A5E46384992-AC
7 6 5 4 3 2 1 0
7 6 5 4 3 2 1 0
7 6 5 4 3 2 1 0
:
7 6 5 4 3 2 1 0
7 6 5 4 3 2 1 0
7 6 5 4 3 2 1 0
7 6 5 4 3 2 1 0
:
7 6 5 4 3 2 1 0
Configuración/espacio de direcciones
5.2 Espacio de direcciones y asignación de direcciones
Valor de entrada:
Byte 0: Información de estado
Byte 1: Información de error
Datos de usuario
:
Datos de usuario
Valor de salida:
Byte de control 0
Byte de control 1
Datos de usuario
:
Datos de usuario
27