Publicidad
Stromausfall, wird so ein selbsttatiges Wiedereinschalten des Gerates
verhindert. Durch die Aufladung des Kondensators C801 in der Basis-
ansteuerung bleibt der Pegel an Pin 15 einige Zeit auf "LOW". Liegt
nach dem Reset "LOW" an Pin 15, gibt der Prozessor an Pin 16 "LOW*
- Pegel aus und schaltet Uber T836, T6018, RL6018 das Gerat ein.
Wird das Gerat bei eingeschaltetem Netzschalter an Spannung ge-
legt, findet der Rechner nach dem Reset an Pin 16 H-Pegel vor. Das
Bereitschaftsrelais kann nicht schalten und die Hochvoitnetzteil-Versor-
gungsspannung bieibt unterbrochen. Das Gerat schaitet in Standby.
3. Die Euro-AV-Schaltspannung
Diese Schaltspannung wird bei Descramblerbetrieb bendtigt. Ist ein
Descrambler an der Euro-AV-Buchse 1 angeschlossen, liefert dieser
in Betrieb, eine 12V Schaltspannung an den Pin 8 der Buchse. Der uP
wertet an Pin 23 diese Schaltspannung nur in Verbindung mit einem
gesetzten Peri-Bit aus. Damit schaltet der Rechner die Leitung Video-
quelle (U,,,) Uber den I?C-Bus auf H-Pegel. Der Videoquellenschalter
im ZF-Baustein schaltet auf den AV-Eingang um.
4. Der AV und RGB-Betrieb, AV 1, AV 2, AV
3
Den AV-Betrieb ldst ein Fernbedienungs-Befehi aus. Der
I?C Bus
schaltet die Spannung U ,, im Tuner auf H-Pegel und damit den
Videoquellenschalter im ZF-Verstarker auf AV-Eingang um.
Um ein Ubersprechen des FBAS-Signals auf das EURO-AV-Signal zu
vermeiden, legt der 1C811, Pin 21 bei AV-Betrieb auf HIGH. Dadurch
schaltet der Transistor T2302 im ZF-Verstarker (-102.30) das FBAS-
Signal am Videoausgang der EURO-AV Buchse 1 kurz.
Bei RGB-Betrieb liegt die Schaltspannung U,,,,, (EURO-AV-Buch-
se 1, Pin 16; ZF-Verstarker Kontakt 4) auf Highpegel und schaltet
damit den Videoprozessor am Farb-RGB-Baustein um.
5. Die Koinzidenzschaltung
Ohne
Sendersignal
(kein Sync. vorhanden)
schaitet die Koin-
zidenzspannung an IC 520-(8) den Kollektor des Transistors T 537
nach Masse und somit Pin 27 des Prozessors. Die Lautstarke geht auf
"Null" (Muting) und im Rechner wird ein interner Zahler gestartet, der
das Gerat nach ca. 10 Minuten in Stand by schaltet. Liegt wahrend
dieser Zeit an Pin 27 HIGH, wird der Timer zuriickgesetzt. Das Gerat
bleibt eingeschaltet.
6. Die
Horizontal-
und
Vertikal-Schutz-
schaltung
Der Schutzschaltungseingang liegt an Pin 24 des Rechners. Dieser
wird ca. 600ms nach dem Einschalten des Gerates ausgewertet. Im
Normalbetrieb steht an Pin 24 ein H-Pegel. Im Fehlerfall ist zum
sicheren Ansprechen eine tmpulslange von mindestens 6 ms erforder-
lich.
An der Basis des Transistors T583 liegt ber R581 der FuBpunkt der
Vertikal-Endstufe, iber R584, D585 und D584 der Vergleichsimpuls
<> aus der Horizontal-Endstufe. Im Fehlerfall schaltet die Basisspan-
nung ab 0,6V den Transistor durch und zieht ber seinen Kollektor und
D854 den Pin 24 des uP gegen Masse. Damit schaltet der yP auf
Standby. Parallel zum Kollektor des T583 liegt Uber R586, D586 und
D587 der FuBpunkt der Hochspannungswicklung. Bei Uberschreiten
der Fluf3- bzw. Zenerspannung der Dioden D586 und D587 durch zu
hohen Strahlstrom lauft die Kollektorspannung ebenfalls gegen Null
Volt und schaitet das Gerat in Standby.
7. Die OSD-Einblendung
Zur Synchronisation der Bildschirmeinblendung (On Screen Display)
wird der SSC-impuls genutzt. Er steht auch im Rauschen zur Verft-
gung und erméglicht dadurch einen sauberen Bildstand.
Die Bildschirm-Anzeige ist in Zeilen- und Spaiten aufgeteilt. Zur
Synch ronisation der Einblendung wird dem Rechner der SSC-Impuls
Uber den Transistor T863 zugefiihrt. Er begrenzt den SSC-Impuls auf
5V. Der Bildimpuls im SSC ist dadurch gekennzeichnet, daB der Pegel
auch wahrend des Hinlaufs nicht unter 2,5V abfallt. Der Zeilen- und
Burstkey-Impuls im SSC, 1C520-(19), wird durch einen Pegel von 4,5V
bzw.von 8V markiert. Durch drei Schaltschwellen von 1,4V, 3,5V und
7V kénnen diese drei Impulse leicht getrennt werden. Wird der Wert
von 1,4V nicht unterschritten, erhait man den Bildimpuls. Den Zeilen-
~16-
up, Pin 15 remains for some time at this "LOW" level. When a LOW
levelis present at Pin 15 after the reset, the processor feeds outa LOW
level from Pin 16 so that the TV receiver is switched on via T836,
T6018, RL6018. When connecting the mains plug after the receiver is
switched on with the mains button, the processor finds a H-level at
Pin 16 after the reset. The stand-by relay cannot switch so that the
supply
for the high-tension power supply unit remains switched off. The
TV receiver switches to stand-by.
3. Euro-AV Switching Voltage
This switching voltage is necessary for operation with a descrambler.
When activated, the descrambier connected to the EURO-AV socket
1 applies a switching voltage of 12 V to Pin 8 of the socket. The uP
evaluates this switching voltage on Pin 23 only if the Peri-bit is set. As
aresult, the processor switches the video source lead (U,,,) via the !?C-
bus to H-level. The video source switch in the IF-module then switches
over to the AV-input.
4. AVand RGB-Operation: AV 1, AV 2, AV3
The AV-mode is activated with a remote control command. The [@C-
bus switches the voltage U |, in the tuner to High level and as a result,
the video source switch in the IF amplifier changes over to the AV-
input.
In order to avoid cross-talk from the CCVS signal to the EURO-AV
signal, the 1C811 feeds a HIGH level to pin 21 in AV-mode. The
transistor T2302 in the IF amplifier (-102.30) effects a short-circuit
CCVS signal at the video output of the EURO-AV socket 1.
On RGB-operation the switching voitage U.,,,, (EURO-AV-socket 1,
pin 16; IF-amplifier contact 4) is at high level and switches over the
video processor at the colour-RGB-module.
5. Coincidence
If the signal from the TV station is missing (no sync) the coincidence
voltage at IC 520-(8) connects the collector of the transistor T537 to
ground and as a result also Pin 27 of the processor. The volume level
is switched to "zero" (Muting), the timer incorporated in the processor
is started and, after approx. 10 minutes, the receiver is switched to
stand-by. If a HIGH level is applied to Pin 27 during this time, the timer
is reset. The TV receiver remains on.
6. Horizontal and Vertical Protection Circuit
The signal from the protection circuit is fed in to Pin 24 of the processor.
This input is scanned after about 600ms the receiver is switched on. In
normal operating mode the level on Pin 24 is HIGH. To ensure that the
protection circuit reacts in the case of any fault, a pulse duration of at
least 6ms is necessary.
The base of the transistor T583 is connected via R581 to the low-end
point of the vertical output stage,and via R584, D585 and D584 the
reference pulse <F» from the horizontal output stage is present. In the
case of any failure, a base voltage of 0.6V and higher switches the
transistor on so that Pin 24 of the uP is connected to ground via the
collector of the transistor and D854. As a result, the uP switches to
stand-by. In parallel to the collector of T583, the low-end of the high-
tension winding is connected via R586, D586 and D587. When the
forward voltage or Zener voltage of the diodes D586 and D587 is
exceeded due to too high a beam current the collector voltage also
decreases to zero Volt and switches the receiver to stand-by.
7. On Screen Display (OSD)
For synchronization of the on screen display the SSC pulse is used. It
is also available with a noise signal so that a steady display is obtained
also under these circumstances.
The faded in display is subdivided into lines and columns. For synchro-
nizing the display the SSC puise is fed in to the processor via the
transistor T863 which serves to limit the SSC pulse to 5V. The vertical
sync puise in the SSC is characterized by a level not falling below 2.5V
even during the tracing period. The characteristic levels of the horizon-
tal syne pulse and the burstkey in the SSC, 1C520-(19), is 4.5V and 8
V, respectively. The three pulses can easily be separated by three
switching thresholds: 1.4V, 3.5V and 7V. If the level does not fall below
1.4V, the vertical sync pulse is obtained. If the 3.5V level is exceeded,
the horizontal sync pulse is obtained. When exceeding the 7V level, the
burst key pulse is obtained.
Publicidad
