1MRK 505 183-UES C
Manual de referencia técnica
Detección DUDI
Fase 1 de detección DUDI
IL1
DI<
UL1
DU>
UPh>
IL2
Fase 2 de detección DUDI
UL2
IL3
Fase 3 de detección DUDI
UL3
UL1
a
a<b
b
IL1
a
a>b
b
IPh>
CBCLOSED
UL2
a
a<b
b
IL2
a
a>b
b
UL3
a
a<b
b
IL3
a
a>b
b
IEC10000034 V1 ES
Figura 259:
Diagrama de lógica simplificado para la parte de detección DU/DI
Supervisión del sistema secundario
Retardo de
un ciclo
|DI|
Retardo de
un ciclo
|DU|
1.5 ciclo
20 ms
a
a>b
t
t
b
Misma lógica que para fase 1
Misma lógica que para fase 1
Y
O
Y
Y
O
Y
Y
O
Y
Sección 11
a
a>b
b
a
a>b
Y
b
Y
O
Y
O
Y
FuseFailDetDUDI
O
O
=IEC10000034=1=es=Original.vsd
505