Sección 12
Control
12.4.6.3
12.4.6.4
596
Diagrama de lógica
QB_OP
VPQB
QB_CL
=1
S1QC1_OP
S1QC1_CL
=1
S2QC2_OP
S2QC2_CL
=1
VPS1QC1
VPS2QC2
>1
&
VPS1_DC
S1QC1_OP
1
S2QC2_OP
S1DC_OP
EXDU_ES
EXDU_BB
QBOP_EX1
VPS1QC1
VPS2QC2
&
VPS2_DC
S1QC1_OP
S2QC2_OP
S2DC_OP
EXDU_ES
EXDU_BB
QBOP_EX2
VPS1QC1
VPS2QC2
&
S1QC1_CL
S2QC2_CL
EXDU_ES
QBOP_EX3
IEC04000544 V1 ES
IEC04000545 V1 ES
Señales de entrada y de salida
Tabla 332:
A1A2_DC Señales de entrada
Nombre
Tipo
QB_OP
BOOLEAN
QB_CL
BOOLEAN
S1QC1_OP
BOOLEAN
La tabla continúa en la página siguiente
A1A2_DC
VPDCTR
DCOPTR
DCCLTR
VPS1QC1
VPS2QC2
QBOPREL
QBOPITL
en04000544.vsd
Predeter
Descripción
minado
0
QB está en la posición abierta
0
QB está en la posición cerrada
0
QC1 en la sección de barra 1 está en la posición
abierta
1MRK 505 183-UES C
Manual de referencia técnica