9.2
Asignación de pines en la interfase maestra DP
Finalidad de la
interfase
Asignación de
pines
Operación en
paralelo
Sistema de periferia descentralizada ET 200
EWA 4NEB 780 6000-04c
Estructura y funcionamiento del S5-95U con interfase maestra DP
La interfase maestra DP sirve para conectar las unidades periféricas descentralizadas
al S5-95U a través del bus PROFIBUS-DP.
La interfase maestra DP está diseñada como conector hembra D-Sub de 9 polos con-
forme al esbozo de normalización PROFIBUS-DP.
Tabla 9-3
Asignación de pines en la interfase maestra DP del S5-95U
Vista
Pin No.
1
2
3
5
5
4
9
9
4
4
5
8
3
7
7
6
2
6
1
1
7
8
9
La interfase maestra DP puede operar en paralelo con la interfase PG (p. ej.
SINEC L1 en interfase PG).
Nombre de
Denominación
señal
–
Tierra funcional
–
–
RxD/TxD-P
Circuito de datos B
RTS
Request To Send
M5V2
Potencial de referencia de datos (de la es-
tación)
P5V2
Polo positivo de alimentación (de la esta-
ción)
–
–
RxD/TxD-N
Circuito de datos A
–
Asignación interna
9-5