Tabla De Contenido - Festo CPX-2ZE2DA Manual De Instrucciones

5 Modos de funcionamiento para contaje
El parámetro "HW-Gate-polarity Ch0" o "HW-Gate-polarity Ch1" define si las señales registradas en la
entrada de transmisor 3 se deben invertir internamente.
Inversión de las señales en la entrada de transmisor 3 (HW-Gate)
Ajuste
No invertir señales
Invertir señales
1) Número de función ( Descripción del sistema CPX); m = número de módulo (tipo de contaje de izquierda a derecha, empezando por 0)
Tab. 5.23
Habilitación de parada de puerta (Gate stop enable)
En los modos de funcionamiento "Contaje único hasta límite de contaje" (Count once up to count limit)
( 5.5) y "Contaje único hasta límite de contaje y regreso al valor de carga" (Count once, back to load
value) ( 5.6) la puerta interna se cierra automáticamente al alcanzar el límite de contaje. Para poder
volver a abrir la puerta interna el bit "Command gate stop enable" en el PDO debe ajustarse
brevemente en "1".
Secuencia
Situación inicial: Límite de contaje alcanzado,
puerta interna cerrada automáticamente.
1. Poner bit "Command gate stop enable" en el
PDO en "1".
- El valor del bit "State gate stop enable" en
el PDI cambia de "0" a "1".
2. Poner bit "Command gate stop enable" en el
PDO en "0".
- El valor del bit "State gate stop enable" en
el PDI cambia de "1" a "0".
Festo - P.BE-CPX-2ZE2DA-ES - 1406NH - Español
Selección a través de FMT
Not inverted (valor predeter-
minado)
Inverted
Selección a través de parámetros
1)
N.º F.
4828
+ 64 × m
+ 16
Límite de contaje alcanzado, puerta interna = 0
Poner Command gate stop enable (PDO) en "1"
Canal 0: Byte 8 / bit 6
Canal 1: Byte 10 / bit 6
PDI State gate stop enable = 1
Canal 0: Byte 8 / bit 6
Canal 1: Byte 10 / bit 6
Poner Command gate stop enable (PDO) en "0"
Canal 0: Byte 8 / bit 6
Canal 1: Byte 10 / bit 6
PDI State gate stop enable = 0
Canal 0: Byte 8 / bit 6
Canal 1: Byte 10 / bit 6
Terminado
Fig. 5.7
Bit
7 6 5 4 3 2 1 0
Canal 1 Canal 0
0 0
1 1
53