Sincronización Durante La Transferencia: Caso Normal - Siemens SIMATIC C7-633 Manual

4.8.3 Sincronización durante la transferencia: caso normal
Transferencia Los bits de control y de confirmación en el área de interface sincronizan la transfe-
de registros
rencia de registros. Hablamos de caso estándard cuando la transferencia se inicia
manejando el OP C7.
Bit 0
Bit 1
Bit 2
Bit 3
Bit 4
Bit 5
Bit 6
Bit 7
Descripción:
Byte n + 3 = Bits de control y de confirmación en el área de interface
Transferencia En la tabla siguiente se describe cómo activa el OP C7 los bits de sincronización y
C7-OP C7-CPU
cómo tiene que reaccionar el programa de control.
(inicio
Tabla 4-2
desde OP C7)
Equipos completos C7-633, C7-634
C79000-G7078-C634-01
1 = El buzón de datos está bloqueado (sólo lo activa el OP C7)
0 = El buzón de datos está libre
1 = Registro o variable erróneo
1 = Registro o variable sin errores
1 = Transferencia de datos concluida
1 = Pedir registro o variable
1 = El OP C7 tiene que leer el buzón de datos
1 = Pedir el bloqueo del buzón de datos
1 = El OP C7 ha leído el buzón de datos
(en una transferencia C7-CPU C7-OP)
Proceso de transferencia
Etapa
1 El OP C7 comprueba el estado del bit 0. Si el bit 0 está a 1 (= buzón de datos blo-
queado) la transferencia concluye con un mensaje de error del sistema. Si el bit 0
está a 0, el OP C7 lo pone a 1.
2 El OP C7 registra las identificaciones en el buzón de datos.
Cuando el registro se va a transferir indirectamente, en el buzón de datos también
se escriben los valores del registro. Cuando el registro se va a transferir directa-
mente, los valores de las variables se escriben en la dirección configurada.
3 El OP C7 pone el bit 3 a 1 (= transferencia de datos concluida).
4 El registro o la variable se pueden evaluar en el programa de control. Una vez he-
cho, el usuario tiene que confirmar si la transferencia ha sido errónea o no.
Sin errores: el bit 2 se pone a 1
Con errores: el bit 1 se pone a 1
5 El usuario pone a cero el bit 0 en el programa de control.
6 El OP C7 pone a cero los bits que se habían activado en las etapas 3 y 4.
Comunicación entre CPU y OP
Explicación
4-21