Configuración
3.16 Comunicación con la CPU
3.16
Comunicación con la CPU
Comunicación con la CPU
Configurable en: TIM 1531 IRC / CP 1243-8 IRC / CP 1542SP-1 IRC
Mediante los tres primeros parámetros se define el acceso a la CPU a través del TIM en el
ciclo de muestreo de la CPU. Encontrará la estructura del ciclo de muestreo de la CPU en el
capítulo Ciclo de lectura (Página 132).
El cuarto parámetro, "Tamaño de la memoria de telegrama", determina el tamaño del búfer
de transmisión del TIM para telegramas de puntos de datos que están configurados como
evento.
● Tiempo de pausa de ciclo
Tiempo de espera entre dos ciclos de muestreo del área de memoria de la CPU
● Número máx. de peticiones de escritura
Número máximo de peticiones de escritura al área de memoria de la CPU dentro de un
ciclo de muestreo de la CPU
80
N.º de bit
Significado
Bit 23
No asignado
Bits 24...27
Interfaz serie 2: Tipo de red
0: línea dedicada
•
1: red espontánea (red de telefonía móvil)
•
2: red de marcación
•
3...4: no asignados
•
5: red MSC
•
6...15: no asignados
•
Bits 28...29
Interfaz serie 2: Tipo de nodo de red
0: estación central
•
1: estación nodo
•
2: estación
•
Bit 30
Interfaz serie 2: Formato de telegrama
0: FT1.2
•
1: FT2
•
Bit 31
No asignado
Manual de sistema, 11/2018, C79000-G8978-C481-02
SINAUT ST7 - Volumen 3