Ssi-Schnittstelle - Balluff BTL7-S5 B-M Serie Manual De Instrucciones

BTL7-S5_ _(B) -M _ _ _ _ -P-S32/S115/S147/KA_ _/FA_ _
Wegaufnehmer – Bauform Profil
6

SSI-Schnittstelle

6.1 Prinzip
SSI bedeutet Synchronous Serial Interface und beschreibt
eine digitale synchrone Schnittstelle mit einer differenziellen
Clock-Leitung und einer differenziellen Datenleitung.
Mit der ersten fallenden Taktflanke wird das auszugebende
Datenwort im Wegaufnehmer zwischengespeichert, um
Datenkonsistenz zu gewährleisten. Die Ausgabe der Daten
erfolgt mit der ersten steigenden Taktflanke, d. h. der
Wegaufnehmer gibt mit jeder steigenden Taktflanke ein Bit
auf die Datenleitung. Dabei sind in der Steuerung die
Leitungskapazitäten und Verzögerungen der Treiber t
Abfragen der Datenbits zu berücksichtigen.
Die max. Taktfrequenz f
Clk
(siehe Technische Daten auf Seite 20, Bild 8-2). Die
t -Zeit, auch als Monoflop-Zeit bezeichnet, wird mit der
m
letzten fallenden Flanke gestartet und mit der letzten
steigenden Flanke als Low-Pegel ausgegeben. Die Daten-
leitung bleibt so lange auf Low, bis die t
ist. Danach ist der Wegaufnehmer für das nächste Clock-
paket wieder empfangsbereit.
SSIn
T
Clk
Clk
1
Data
MSB
T
Clk
Clk
t
Data
Clk
Data
T = 1 / f SSI-Clockperiode = 1/SSI-Clockfrequenz
Clk Clk
T = 1 / f Abtastperiode = 1/Abtastfrequenz
A A
n Anzahl der zu übertragenden Bits (erfordert n+1 Clockimpulse)
t = 2 · T Zeit bis die SSI-Schnittstelle wieder bereit ist
m Clk
t = 150 ns Verzögerungszeit der Übertragung (gemessen mit 1 m Kabel)
v
14 deutsch
beim
v
ist abhängig von der Kabellänge
-Zeit abgelaufen
m
2 3 4 5
t
v v
T
A
Beim BTL7-S_ _B-M... werden die Positionsdaten syn-
chron zur externen Abtastperiode zeitnah ermittelt und
ausgegeben. Für einen synchronen Betrieb muss die
Abtastperiode T im Bereich T
A
Außerhalb dieses Bereichs wechselt der Wegaufnehmer in
den asynchronen Betrieb. Wird die minimale Abtastzeit
unterschritten, gibt der Wegaufnehmer mehrmals den
gleichen Positionswert aus. Die externe Abtastfrequenz ist
dann größer als die interne. Zudem muss T
dass das nächste Clockpaket nicht in den t
vorherigen Pakets fällt.
t
m
n n+1
LSB
≤ T ≤ 16 ms liegen.
A,min A
so lang sein,
A
-Bereich des
m