Modo 2
-
longitud variable de datos útiles
Los bytes de coordinación pueden ser marcas o marcas S, o bien estar
depositados en módulos de datos o módulos de datos ampliados. Las
marcas y las marcas S ya están disponibles en la CPU 928B o
CPU 948; los módulos de datos y los módulos de datos ampliados han
de ser creados por el usuario.
Representación en la zona de
marcas o de marcas S
Representación en el módulo
de datos o en el módulo de
datos ampliado.
KBS
KBE
Byte de coordinación de
El byte de coordinación de emisión tiene la estructura siguiente:
emisión (KBS)
KBS
KBE
15
8
7
O
Petición en curso
Petición concluidasin error
Petición concluidacon error
N W W z
xx
Reservado
Rearmar interfaz
Iniciar petición SEND
YY
Seguidamente se describen los bits individuales y los grupos de bits
que no están reservados.
Bit 1 "Petición en curso"
Es activado por el programa de sistema cuando inicia una petición.
Es rearmado por el programa de sistema cuando finaliza la petición.
Puede evaluarse para saber si es conveniente iniciar otra petición.
Bit 2 "Petición concluida
Es activado por el programa de sistema cuando la petición ha con-
sin error"
cluido sin error.
Puede rearmarse una vez evaluado o el programa de sistema lo re-
arma en cuanto se activa el bit 1 "Petición en curso" para iniciar
otra petición.
Puede evaluarse para saber si la petición concluyó sin error.
Comunicación CPU 928B/CPU 948
C79000-B8578-C334-01