Offset respecto a
Parámetro
la dirección inicial
Byte 15
STS_M_INTERVAL
EVENT_CAP
EVENT_SYNC
EVENT_CMP1
EVENT_CMP0
EVENT_OFLW
EVENT_UFLW
EVENT_ZERO
Aclaraciones sobre los bits de realimentación
Bit de realimentación
ENC_ERROR
EVENT_CAP
EVENT_CMP0
EVENT_CMP1
EVENT_OFLW
EVENT_SYNC
EVENT_UFLW
Contaje, medición y lectura de posición
Manual de funciones, 02/2014, A5E32010348-AB
Significado
Bit 7: Impulso de contaje o modificación del valor de posición registrado en
el último intervalo de medida
Bit 6: se ha producido un evento de Capture
Bit 5: Se lleva a cabo la sincronización (con encóders incrementales o
generadores de impulsos)
Bit 4: Se ha producido un evento de comparación para DQ1
Bit 3: Se ha producido un evento de comparación para DQ0
Bit 2: Se ha producido un rebase por exceso
Bit 1: Se ha producido un rebase por defecto
Bit 0: paso por cero producido
Explicaciones
Este bit indica que, con el módulo tecnológico respectivo, se ha producido uno de los
siguientes errores en las señales del encóder (con memoria):
TM Count:
Rotura de hilo de entrada digital A, B o N (con encóder tipo push-pull)
•
Transición ilegal de las señales A/B (en encóders incrementales)
•
TM PosInput:
Transición ilegal de las señales A/B (en encóders incrementales)
•
Error RS422/TTL
•
Error en el encóder SSI o en el telegrama SSI (con encóders absolutos SSI)
•
Si se han habilitado las alarmas de diagnóstico, en caso de error en las señales del encóder,
se dispara la alarma de diagnóstico correspondiente. Infórmese con el manual de producto del
módulo tecnológico respectivo sobre el significado de las alarmas de diagnóstico.
El bit se desactiva después de que se haya acusado el error con RES_ERROR .
Este bit muestra que se ha producido un evento de Capture y que se había guardado un valor
de contaje en CAPTURED VALUE . Este estado se desactiva reiniciando EN_CAPTURE .
Este bit muestra el estado almacenado de que se ha producido un evento de comparación
para la salida digital DQ0. Este estado se desactiva acusando RES_EVENT.
Al ajustar el valor de contaje al valor de arranque, no se activa el bit EVENT_CMP0.
Este bit muestra el estado almacenado de que se ha producido un evento de comparación
para la salida digital DQ1. Este estado se desactiva acusando RES_EVENT.
Al ajustar el valor de contaje al valor de arranque, no se activa el bit EVENT_CMP1.
Este bit indica el estado almacenado de que el valor de contaje tenía un rebase por exceso.
Este estado se desactiva acusando RES_EVENT.
Este bit indica el estado almacenado de que el contador se ha cargado con el valor de
arranque por una señal de referencia externa (sincronización) si se utiliza un encóder
incremental o un generador de impulsos. Este estado se activa restableciendo EN_SYNC_UP
o EN_SYNC_DN .
Este bit indica el estado almacenado de que el valor de contaje tenía un rebase por defecto.
Este estado se desactiva acusando RES_EVENT.
Utilización del módulo tecnológico
4.5 Interfaz de control y realimentación
153