Funcionamiento Normal Del Microprocesador - Motorola EM200 Serie Manual De Servicio

Descripción de funcionamiento del controlador
5.8

Funcionamiento normal del microprocesador

Para este radio, el µP se configura para funcionar en uno de los dos modos: el modo ampliado o el
modo de autocarga. En el modo ampliado, el µP utiliza los dispositivos de memoria externa para
funcionar, mientras que en el modo de autocarga el µP usa únicamente su memoria interna.
Durante el funcionamiento normal del radio, el µP trabaja en modo ampliado, tal como se describe
mas adelante.
Durante el funcionamiento normal, el µP (U403) trabaja en modo ampliado y tiene acceso a 3
dispositivos de memoria externa; U400 (EEPROM), U402 (SRAM) y U404 (memoria Flash).
También, dentro del µP hay 3 Kilobytes de memoria RAM interna, así como la lógica para
seleccionar dispositivos de memoria externa.
El espacio en memoria para la EEPROM externa (U400) contiene la información del radio que es
específica del cliente, a la que se le llama Codeplug. Esta información incluye parámetros tales
como: 1) la banda de operación del radio, 2) las frecuencias asignadas a cada canal, y 3) la
información de sintonización.
La SRAM externa (U402), así como el espacio en memoria de la propia RAM interna del µP, se
usan para cálculos temporales requeridos por el software durante su ejecución. Todos los datos
almacenados en estas dos ubicaciones se pierden cuando el radio se apaga.
El µP cuenta con un bus de direcciones de 16 líneas de dirección (ADDR 0 - ADDR 15), y con un
bus de datos de 8 líneas de datos (DATA 0 - DATA 7). También tiene 3 líneas de control; CSPROG
(pin 38 de U403) para la selección de chip por el pin 30 de U404 (FLASH), CSGP2 (pin 41 de U403)
para la selección de chip por el pin 20 de U404 (SRAM) y PG7_R_W (pin 4 de U403) para la
selección de lectura o escritura de la memoria EEPROM externa (pin 1 de U400).
Cuando el µP está funcionando normalmente, las líneas de dirección y de datos deben estar
cambiando entre los niveles lógicos CMOS. Específicamente, los niveles lógicos altos deben estar
entre 3,1 y 3,3 V, mientras que los niveles bajos deben estar entre 0 y 0,2 V. No deben observarse
otros niveles intermedios, y los tiempos de subida y caída deben ser < 30 ns.
Las líneas de direcciones de orden inferior (ADDR 0 - ADDR 7) y las líneas de datos (DATOS 0 -
DATOS 7) deben estar cambiando a velocidad alta, p. ej., el osciloscopio se debe ajustar para un
barrido de 1 us/div. o más rápido para poder observar los impulsos individuales. En las líneas de
control del µP deben observarse transiciones CMOS de alta velocidad.
En el µP, las líneas XIRQ (pin 48 de U403), MODA LIR (pin 58 de U403), MODB VSTPY (pin 57 de
U403) y RESET (pin 94 de U403) deben estar en nivel lógico alto en todo momento durante el
funcionamiento normal. Cuando una línea de datos o de dirección se abre o se cortocircuita con
una línea adyacente, un síntoma común es que la línea de reinicialización ("RESET") se ponga a
nivel lógico bajo periódicamente, con un período del orden de 20 ms. En el caso de líneas
cortocircuitadas, es posible que también se detecte periódicamente la línea en un nivel intermedio,
es decir, alrededor de 2,5 V, lo cual ocurre cuando las líneas unidas intentan colocarse en niveles
opuestos.
Las entradas del µP MODA LIR (pin 58 de U403) y MODB VSTPY (pin 57 de U403) deben estar a
nivel lógico "1" para que el µP comience a funcionar correctamente. Después de que el µP
comienza a funcionar, periódicamente genera impulsos en estas líneas para determinar el modo de
funcionamiento deseado. Mientras que la unidad central de procesamiento (CPU) está funcionado,
MODA LIR se comporta como salida CMOS con drenador abierto y se pone a nivel lógico bajo cada
vez que el µP comienza una nueva instrucción. Una instrucción normalmente requiere entre 2 y 4
ciclos de bus externo, o de búsqueda y carga de instrucciones de la memoria.
2-13