Delta C2000 Serie Manual Del Usuario página 385

Tabla de contenido

Publicidad

Ejemplo 8: circuito parpadeando
X0
T2
TMR
T1
TMR
X0
T1
Y1
La figura que se muestra arriba es el circuito de oscilación comúnmente utilizado para los
parpadeos de las luces de indicación o alarmas sonoras. Utiliza dos temporizadores para controlar
el tiempo de activación/desactivación (ON/OFF) de la bobina Y1. En la figura, n1 y n2 son la
configuración del temporizador de T1 y T2. T es la base del temporizador (período de reloj)
Ejemplo 9: circuito activado
X0
M0
Y1
M0
Y1
En la figura que se muestra arriba, el comando diferencial de flanco de subida de X0 hará que la
bobina M0 tenga un solo pulso de ÄT (tiempo de escaneo). Y1 estará activado (ON) durante este
tiempo de escaneo. En el siguiente tiempo de escaneo, la bobina M0 estará desactivada (OFF), y
M0 normalmente cerrado e Y1 normalmente cerrado estarán cerrados. Sin embargo, la bobina Y1
se mantendrá activada (ON) y hará que la bobina Y1 quede desactivada (OFF) una vez que el
flanco de subida venga detrás de la entrada X0 y la bobina M0 esté activada (ON) durante un
tiempo de escaneo. Se muestra arriba la tabla de sincronización. Generalmente, este circuito
ejecuta dos acciones de forma alternativa con una entrada. De acuerdo con la sincronización que
se muestra arriba: cuando la entrada X0 es una onda cuadrada de un período T, la bobina de
salida Y1 es la onda cuadrada de un período 2T.
Ejemplo 10: circuito de retraso
X0
TMR
T10
Y1
TB = 0,1 seg
Cuando la entrada X0 está activada (ON), la bobina de salida Y1 estará activada (ON) al mismo
tiempo debido a que el contado normalmente cerrado correspondiente OFF provoca que el
temporizador T10 se encuentre desactivado (OFF). La bobina de salida Y1 estará desactivada
(OFF) luego de un retraso de 100 segundos (K1000*0,1 segundos =100 segundos) una vez que
la entrada X0 esté desactivada (OFF) y T10 esté activado (ON). Consulte la tabla de
sincronización que aparece arriba.
Ejemplo 11: el circuito de retraso de salida, en el siguiente ejemplo, es un circuito
compuesto por dos temporizadores.
Independientemente de que la entrada X0 esté activada (ON) o desactivada (OFF), la salida Y4
estará retrasada.
T1
Kn1
T2
Kn2
M0
Y1
T10
K1000
16-15
Capítulo 16 Función de PLC | | | | Serie C2000
X0
Y1
T
n1
*
X0
T
M0
Y1
X0
Y1
n2
*
T

Publicidad

Tabla de contenido
loading

Tabla de contenido