Bits De Palabra De Fallo De Canal - Modo De Número Entero; Número Entero - Rockwell Automation Allen-Bradley ControlLogix 1756-IF16 Manual Del Usuario

Capítulo 8 Módulos de salidas analógicas aisladas (1756-OF6CI y 1756-OF6VI)
162
Bits de palabra de fallo de canal – Modo de número entero
En el modo de número entero, los bits de palabra de fallo de canal (bits 5...0)
operan exactamente como se describe en modo de punto flotante para los
fallos de calibración y comunicación. La tabla lista las condiciones que
establecen todos los bits de palabra de fallo de canal.
Esta condición establece todos los bits de
palabra de fallo de canal
Se está calibrando un canal.
Ocurrió un fallo de comunicaciones entre el
módulo y su controlador propietario
Defina su lógica para monitorear el bit de fallo de canal para una salida
particular si usted:
• establece las alarmas de límite alto y bajo fuera de su rango de
funcionamiento
• inhabilita el límite de salida.
Bits de palabra de estado de canal en el modo de número entero
La palabra de estado de canal tiene las siguientes diferencias cuando se usa en
el modo de número entero.
• Solo la condición de salida retenida es reportada por el módulo.
• La generación de informes de fallo de calibración no está disponible en
esta palabra, aunque el bit de fallo de calibración en la palabra de fallo
de módulo todavía se activa si dicha condición existe en cualquier
canal.
• Solo hay una palabra de estado de canal para los seis canales.
La tabla lista las condiciones que establecen cada uno de los bits de palabra.
Tag (palabra de Bit
estado)
ChxInHold Bits con numeración par desde el
bit 14...bit 0 (o sea, el bit 14
representa el canal 0).
Para ver una lista completa de los
canales representados por estos bits,
consulte la
Los módulos 1756-OF6CI y 1756-OF6VI no usan los bits 15, 13, 11, 9, 7 o
IMPORTANTE
5 en este modo.
Publicación de Rockwell Automation 1756-UM009D-ES-P - Marzo 2015
Y hace que el módulo muestre lo siguiente en los bits de
palabra de fallo de canal
"003F" para todos los bits.
"FFFF" para todos los bits
Evento que establece este tag
El bit de salida retenida se establece cuando el
canal de salida está reteniendo el valor
actualmente. El bit se restablece cuando el
valor de salida del modo marcha solicitado
está dentro del 0.1% de la escala total del valor
de eco actual.
página 161.