4 FUNCIONES
PLC CPU
(Exploración de secuencia)
Memoria buffer estación maestra
(Entrada remota RX)
Exploración de enlace
Tiempo de respuesta de la estación primera
Tiempo de respuesta de la estación correspondiente
Respuestas desde estaciones
de E/S remotas
4 - 58
(4) Flujo de datos en modos síncrono y asíncrono.
El flujo de datos en los dos modos síncrono y asíncrono se explican usando
ejemplos de comunicaciones entre la estación maestra y estación de E/S
remotas.
(a) El flujo de datos en modo asíncrono
Tiempo de respuesta de la estación última
Entrada 1) Entrada 2)
I: Tiempo de retardo debido a respuesta demorada de estación de E/S
remotas
II: Tiempo de retardo de transmisión desde la estación de E/S remotas a
la estación maestra
III: Tiempo de retardo desde la recepción para la estación maestra hasta el
almacenamiento en la memoria buffer
IV: Tiempo de retardo hasta que la información de la estación maestra se
refresque en el PLC CPU
Entrada 3)
I
II
III
Tiempo de retardo de transmisión
MELSEC-Q
IV
4 - 58