Mitsubishi Electric MELSEC A Serie Manual De Programación página 1441

Anexo A
(6) Registros con referencia a la instrucción
Dirección Nombre Significado
SD738
SD739
SD740
SD741
SD742
SD743
SD744
SD745
SD746
SD747
SD748
SD749
SD750
SD751
SD752
SD753
Memoria de informes
SD754
SD755
SD756
SD757
SD758
SD759
SD760
SD761
SD762
SD763
SD764
SD765
SD766
SD767
SD768
SD769
0: Valor límite par
Valores límites
SD774
regulaciones PID
para
–
ajustado
regulaciones
SD775
1: Valores límites no
PID
ajustados
Cantidad re-
stante de in-
strucciones re-
feridas al
SD780
0 a 32
enlace CC que
pueden ejecut-
arse simultánea-
mente
Esquema de
SD781
bits de la
–
Esquema de bits
instrucción
SD793
IMASK
Programación MELSEC A y Q
Vista sinóptica de los registros internos especiales
Descripción
Almacena informes que se denominan mediante la instrucción MSG.
2. Caracter
4. Caracter
6. Caracter
8. Caracter
10. Caracter
12. Caracter
14. Caracter
16. Caracter
18. Caracter
20. Caracter
22. Caracter
24. Caracter
26. Caracter
28. Caracter
30. Caracter
32. Caracter
34. Caracter
36. Caracter
38. Caracter
40. Caracter
42. Caracter
44. Caracter
46. Caracter
48. Caracter
50. Caracter
52. Caracter
54. Caracter
56. Caracter
58. Caracter
60. Caracter
62. Caracter
64. Caracter
A continuación se indica la asignación de los valores límites a los diferentes
circuitos de regulación PID:
b15
circuitos de
a
SD774
regulación 16
circuitos de
a
SD775
regulación 32
En este registro se almacena la cantidad restante de instrucciones con
referencia al enlace CC que se pueden ejecutar simultáneamente.
En la utilización de la instrucción IMASK se aplica el esquema de bits.
b15
I63
SD781 bis
SD782 I79 bis
I255
SD793
En una CPU de Q00J, Q00 o Q01 puede utilizarse exclusivamente la área de
SD781 (I48) a SD785 (I127).
1. Caracter
3. Caracter
5. Caracter
7. Caracter
9. Caracter
11. Caracter
13. Caracter
15. Caracter
17. Caracter
19. Caracter
21. Caracter
23. Caracter
25. Caracter
27. Caracter
29. Caracter
31. Caracter
33. Caracter
35. Caracter
37. Caracter
39. Caracter
41. Caracter
43. Caracter
45. Caracter
47. Caracter
49. Caracter
51. Caracter
53. Caracter
55. Caracter
57. Caracter
59. Caracter
61. Caracter
63. Caracter
b1 b0
circuitos de circuitos de
regulación 2 regulación 1
circuitos de
circuitos de
regulación 18
regulación 17
b11 b0
I59 I48
I65 I64
bis
I241 I240
Registro
Activado por
de CPU de
(en caso de
A
activación)
D9 [ ] [ ] [ ]
S
Nuevo
(durante la ejecución)
B Nuevo
B Nuevo
S
Nuevo
(durante la ejecución)
Válido
para:
©
con
excepción
de
Q00J-,
Q00- y
Q01CPU
Q-CPU con
excepción
de
Q00J-,
Q00- y
Q01CPU
QnA-CPU
Q-CPU
A – 101