Sharp AR-150 Manual De Servicio página 143

Números de
Señal
contacto
SEL0 108
SEL1 110
SEL3 107
SLS 21
SMPH0 ~ 3 70 69 68
67
SOSCO 63
SPDW 23
STB0-3 35 34 31
30
WDT 60
WE0 113
WE1 112
Señales de entrada/salida
Números de
Señal
contacto
A16 ~ 23 7 8 9
10 12 13
14 15
AD0 ~ 15 120 121 122
123 124 126
127 128 129
130 132 1
2 3 4
6
ADS 118
DDIN 119
MWSO 47
PCLK/DMRQ1 49
PIO0-1 54 53
SBYPS/DMRQ2 48
SNH/DMRQ0 52
UREN 45
UTXD 46
Descripción
Selección de zona — Se utiliza
para direccionar el dispositivo de
acuerdo con la zona seleccionada.
Contacto de salida de uso general.
Puerto de salida.
Salida de oscilador de baja
velocidad —
Asincrónica. Esta línea se usa
como la ruta de retorno para el
cristal (si está en uso).
Contacto de salida de uso general.
Contacto de salida de uso general.
Trampa de CONTROLADOR DE
SECUENCIA — Interrumpe la eje-
cución de la CPU cuando el CON-
TROLADOR DE SECUENCIA
detecta un error.
Habilitación de escritura — Es
utilizada por el dispositivo direccio-
nado para obtener datos desde el
bus de datos. WE0 para los bytes
pares y WE1 para los bytes impa-
res.
Descripción
Bus de direcciones de orden
superior —
Los ocho bits más significativos del
bus de direcciones de la CPU.
Bus de direcciones/datos —
Información de direcciones/datos
multiplexados.
Señal de selección de dirección
— Controla el acceso a la memoria
e indica el principio de un ciclo de
bus.
Entrada de dirección de datos —
Indica la dirección de la transferen-
cia de datos durante un ciclo de
bus.
Contacto de E/S de uso general.
Contacto de E/S de uso general.
Contactos de E/S de uso general.
Contacto de E/S de uso general.
Muestreo y retención — Emitida
al circuito de muestreo y retención
del escáner o entrada de solicitud
DMA para solicitud del canal DMA
0.
Contacto de E/S de uso general.
Transmisión de UART — Salida.
(2) NS32FX164 (IC507)
Paquete PCC de 68 contactos
Suministros
V Suministro de energía
CC
Suministro positivo de +5 V.
GND Tierra.
Referencia de tierra tanto para lógica de chip como para
los controladores de salida.
Señales de entrada
RSTI Entrada de reinicialización.
Señal de disparo Schmitt, asincrónica, que se usa para
generar una reinicialización de la CPU.
Nota: La señal de reinicialización es una entrada asin-
crónica real.
Por lo tanto, no se necesita ningún circuito sin-
cronizador externo.
HOLD Solicitud de retención.
Cuando está activa, hace que la CPU libere el bus para
DMA o procesamiento múltiple.
Nota: Si la señal HOLD se genera de forma asin-
crónica, sus tiempos de preparación y retención
pueden
recomienda sincronizarla con CTTL para minimi-
zar la posibilidad de estados metaestables. La
CPU proporciona sólo una etapa de sincroniza-
ción para minimizar la latencia HLDA. Esto es
para evitar reducciones de velocidad en caso de
actividad HOLD intensa (es decir, el controlador
DMA ejecuta ciclos intercalados con los ciclos de
la CPU).
INT Interrupción.
Un nivel bajo en este contacto solicita una interrupción
enmascarable. INT debe mantenerse válida hasta que la
interrupción sea reconocida.
NMI Interrupción no enmascarable.
Una transición de alto a bajo en esta señal solicita una
interrupción no enmascarable.
Nota: INT y NMI son entradas asincrónicas reales. Por lo
tanto, no se necesita ningún circuito sincronizador
externo.
CWAIT Espera continua.
Hace que la CPU inserte estados de espera continua si
es muestreada en nivel bajo al final de T2 y de cada
estado T subsiguiente.
OSCIN Entrada de cristal/reloj externo.
Entrada desde un cristal o fuente de reloj externo.
11 – 15
transgredirse. En este caso, se