Interfaz De La Cpu; Interfaz De Memoria De Imagen - Sharp AR-150 Manual De Servicio

(4) Interfaz de la CPU

Nombre Con-
del termi- tacto E/S
nal n.°
CS 1 E Selección de chip para que la CPU
pueda acceder a LC8213 (activo en
bajo).
RD 2 E Lectura. Ajustar a "L" cuando la CPU es la
salida de lectura del registro LC8213.
WR 3 E Escritura. Ajustar a "L" cuando la CPU
vaya a escribir el registro LC8213.
A2 4 E Entrada de dirección cuando la CPU
accede a LC8213.
A1 5
A0 6
D7 9 E/S Bus bidireccional de datos de 8 bits
D6 10 estado
D5 11 3
D4 12
D3 14
D2 15
D1 16
D0 17
IREQ 20 S Señal de solicitud de interrupción para
la CPU. Leyendo el INTR (registro de
solicitudes de interrupción), la CPU
puede encontrar la causa de la interrup-
ción. IREQ se ajusta a "L" cuando la
CPU lee el INTR.
DREQ 21 S Señal de solicitud de DMA para el con-
trolador DMA externo. Se ajusta a "H"
en los siguientes casos.
•
•
•
DACK 22 E Señal de acuse de recibo de DMA para
el controlador DMA externo. Si DACK
se ajusta a "L" durante la codificación o
descodificación, se accederá a EFIFO y
DFIFO. Habrá acceso a DBUF si DACK
es ajustado a "L" durante la transferen-
cia de datos entre el bus de memoria de
imagen y el bus de la CPU.

(5) Interfaz de memoria de imagen

Nombre Con-
del termi- tacto E/S
nal n.°
MA23 54 S No se utiliza.
MA22 55 estado
MA21 56 3
MA20 57
MA19 58
MA18 59
MA17 60
MA16 61
MA/MD15 62 E/S No se utiliza.
Dirección de 16 bits de orden inferior y
MA/MD14 64 estado
bus de datos de 16 bits para la memoria
MA/MD13 65 3
de imagen.
MA/MD12 66
MA/MD11 67
MA/MD10 68
MA/MD9 69
MA/MD8 70
Función
Cuando hay datos en EFIFO
durante los procesos de codifi-
cación.
Cuando hay un espacio vacío en
DFIFO durante los procesos de
descodificación.
Cuando DBUF puede leer/escribir
durante la transferencia de datos
entre el bus de memoria de ima-
gen y el bus de la CPU.
Función
Nombre Con-
del termi- tacto E/S
nal n.°
MA/MD7 71
MA/MD6 74
MA/MD5 75
MA/MD4 76
MA/MD3 77
MA/MD2 78
MA/MD1 79
MA/MD0 80
AEN 41 S
AST 42 S
MDEN 43 S
USE 49 E/S
estado
3
LDE 48 E/S
estado
3
MRD 44 S
estado
3
MWR 45 S
estado
3
IORD 46 S
estado
3
IOWR 47 S
estado
3
BREQ 37 S
BACK 38 E
IDREQ 39 E
IDACK 40 S
READY 50 E
DTC 51 S
(6) Otros
Nombre
Con-
del termi-
tacto n.°
nal
CKL 28
RESET 27
TEST0 35
TEST1 34
TEST2 33
TEST3 32
TEST4 30
V 7, 31,
DD
73
V 13, 29,
SS
52, 63,
72
11 – 17
Función
Se ajusta a "L" cuando LC8213 es el
maestro de bus para la memoria de
imagen.
Si AEN = "H", MA/MD, MRD, MWR,
IORD, IOWR, UDE y LDE serán una
salida a HiZ.
Esta señal indica que se está emitiendo
una dirección a
MA/MD15 ~ MA/MD0.
Esta señal indica que LC8213 está
usando MA/MD15 ~ MD0 como buses
de datos.
No se utiliza.
Esta señal indica que se están usando
los bits de orden inferior del bus de
datos.
Se ajusta a "L" cuando se leen datos
desde la memoria de imagen.
Se ajusta a "L" cuando se escriben
datos en la memoria de imagen.
No se utiliza.
No se utiliza.
Esta señal se usa para que el LC8213
solicite derechos de uso desde el bus
de memoria de imagen.
Señal de entrada que permite a LC8213
usar el bus de memoria de imagen.
No se utiliza.
No se utiliza.
Esta señal se usa para retardar la señal
de lectura/escritura al usar una memo-
ria de imagen de baja velocidad o un
dispositivo de E/S.
No se utiliza.
E/S Función
E Reloj externo (Máx. 20 NHz)
E Reinicialización
E Para pruebas. Normalmente están
fijos en "L".
Suministro de energía (+ 5 V)
GND