8.8
Memorias imagen de proceso y parciales de proceso
8.8.1
Memoria imagen de proceso: sinopsis
Memoria imagen de proceso de las entradas y salidas
La memoria imagen de proceso de las entradas y salidas constituye una imagen de los
estados de señal. La CPU transfiere los valores de los módulos de entrada y salida a la
memoria imagen de proceso de las entradas y salidas. Al principio del programa cíclico, la
CPU transfiere la memoria imagen de proceso de las salidas como estado lógico a los módulos
de salida. Posteriormente, la CPU transfiere los estados lógicos de los módulos de entrada a la
memoria imagen de proceso de las entradas.
Ventajas de la memoria imagen de proceso
La memoria imagen de proceso accede a una imagen coherente de las señales de proceso
durante el procesamiento cíclico del programa. Si cambia un estado lógico en un módulo de
entrada durante el procesamiento del programa, ese estado lógico se mantiene en la
memoria imagen de proceso. La CPU no actualiza la memoria imagen de proceso hasta el
siguiente ciclo.
Coherencia de datos de la memoria imagen de proceso
Al actualizar la memoria imagen de proceso, el SIMATIC Drive Controller accede a sus datos
de forma coherente para cada submódulo. Este comportamiento es idéntico al de las CPU
SIMATIC S7-1500 modulares.
La anchura de coherencia máxima por submódulo depende del sistema IO; p. ej., para
PROFINET IO es de 1024 bytes.
32 memorias imagen parciales de proceso
A través de las memorias imagen parciales de proceso, la CPU sincroniza las entradas y salidas
actualizadas de determinados módulos con secciones concretas del programa de usuario.
En el SIMATIC Drive Controller, la memoria imagen de proceso global se divide en hasta 32
memorias imagen parciales de proceso (MIPP).
La CPU actualiza automáticamente la MIPP 0 (actualización automática) en cada ciclo del
programa y la asigna al OB 1.
Es posible asignar otros OB a las memorias imagen parciales de proceso MIPP 1 a MIPP 31
durante la configuración de los dispositivos IO.
Antes de arrancar el OB, la CPU escribe las salidas de la memoria imagen parcial de proceso
asignada (MIPPS) directamente en las salidas de periferia de los dispositivos IO.
Posteriormente, la CPU actualiza la memoria imagen parcial de proceso asignada para las
entradas (MIPPE) y lee las señales del proceso.
SIMATIC Drive Controller
Manual de sistema, 05/2021, A5E50155005-AB
8.8 Memorias imagen de proceso y parciales de proceso
Configuración
119