Tabla de contenido
Publicidad
Cuando la dirección es 8000H o superior, las EPROMS están inhabilitadas. Al mismo tiempo, U10-8 (que proporciona la señal
ready/buswidth) está baja. Esto configura el bus de datos como un bus de 8 bits y el ciclo del bus se amplía en un estado de
espera. Esta señal habilita también las salidas Y0 y Y1 en ambas mitades del descodificador de E/S de memoria mapeada
U11 en unión con las señales del microcontrolador RD y WR. U11-1 a U11-7 forman la sección del descodificador de lectura,
y U11-9 a U11-16 la del descodificador de escritura.
El controlador de fase procesa mensajes de entrada y salida del buzón del Control del supervisor (Sección 10) cuando la señal
INT-X (terminal P1-A6 del conector de placa) se pone baja. El flanco de subida de esta señal (hacia nivel bajo) es invertido por
U2 y genera la señal de interrupción de comunicaciones del microcontrolador. Las señales de selección del bus externo
necesarias para acceder al buzón se habilitan a través del controlador de línea/buffer U3 cuando esta señal está baja. Las
señales de selección son RD (terminal P1-A24 del conector de placa), WR (P1-A25), CS (P1-C24) y WRITE DATA EN (P1-
C25).
Los mensajes que se envían al Supervisor del controlador se enclavan en el flip-flop octal U18. Los mensajes del Control del
supervisor se leen a través del circuito octal de enclavamiento U19. La dirección 8000H, descodificada por U11, se usa en
estos dos buffers. El Control del supervisor posee un temporizador incorporado que examina la señal INT-X. El Controlador de
fase dispone de 50 µs para completar el acceso al buzón antes de que el Control del supervisor ponga alta INT-X,
inhabilitando las líneas de selección.
La dirección 8001H se descodifica también en U11. Se utiliza para acceder a los buffers U20 y U21. Los datos de la forma de
onda de la corriente de fase vienen del módulo de E/S del ACT ( ACT I/O) a través del terminal P1-A32 del conector de placa.
El amplificador operacional U26 y el conmutador analógico U25 se emplean en un diseño de conmutación de márgenes que
hace que el convertidor serie A/D de 8 bits U22 proporcione un equivalente a conversión de 10 bits (9 bits más el signo). La
señal a máxima escala 2,5 V de pico recibida desde el módulo ACT I/O equivale a 15,875 A de pico. El amplificador
operacional U24 amplifica esto por dos para llevar a 5 voltios el nivel de señal de escala máxima. La referencia de voltaje U23
suministra una referencia precisa de 5 voltios c.c. al convertidor A/D U22. La entrada del convertidor A/D (U22-2) estará a 2,5
voltios cuando la salida del ACT I/O sea cero. Dado que la señal ACT I/O abarca la totalidad de su margen (+5 a -5 voltios), la
señal de entrada del convertidor A/D variará de +5 voltios a cero. U22 convierte esta entrada unipolar en una salida bipolar
mediante un código binario de desviación.
El microcontrolador U9 utiliza las señales A/D CHIP SEL y A/D CLOCK para convertir en serie la señal analógica en un valor
digital y enclavar el resultado en el chip de buffer U21. La A/D CLOCK es una señal de 8 ciclos y 1 MHz de reloj, generada
utilizando en modo síncrono el puerto serie del microcontrolador. El octavo impulso de reloj comienza una nueva conversión, y
este es el valor que será leído durante el siguiente intervalo de 0,5 ms. Debido a ello, el valor que lee el microcontrolador
siempre está "anticuado" 0,5 ms. Si la corriente de pico del CT supera los 14 amperios, se ordenará al conmutador U25 que
cambie los canales y la señal de entrada se suministrará a través de U26. Esto reduce efectivamente la ganancia en un factor
de 4, permitiendo que el máximo nivel de la salida de ACT I/O aumente hasta 63,5 A de pico. Cuando se funciona en este
modo, la resolución del bit menos significativo del convertidor A/D se reduce en un factor de 4, desde 1/8 de amperio hasta
1/2 amperio. Los diodos CR1 y CR2 , y el resistor R21 protegen a U22 contra niveles de señal de entrada negativos.
A los indicadores del panel frontal ALARM y FD se accede a través del buffer de salida U21. Otras señales producidas por este
buffer son L1.5 EN y L3A EN OUT. Estas dos señales forman parte del bus de hardware de pérdida de carga que enlaza todos
los módulos del controlador de fase. L1.5 EN está baja cuando la corriente del CT de fase de 1,5 amperios eficaces (rms) o
más. L3A EN OUT está alta cuando la corriente del CT de fase es de 3 amperios eficaces (rms) o más. Esta señal se invierte
en un inversor de colector abierto en U2 (salida de U2-8), y echa abajo la línea de señal de pérdida de carga de 3 amperios
(R3A EN IN) cuando la corriente del CT es de 3 A eficaces o superior.
A través del buffer octal U1 se reciben otras señales de función de pérdida de carga de otros módulos del controlador de fase.
Estas señales son R1.5 EN1, R1.5 EN2 y R3A EN IN. Estas son las señales remotas de 1,5 y 3 amperios requeridas para una
función de pérdida de carga. Si cualquier corriente de fase supera los 3 amperios eficaces (rms) la línea R3A EN IN será
forzada a nivel bajo. Esta función de respaldo tiene la posibilidad de funcionar incluso si el Control del supervisor no puede
comunicar con los módulos del controlador de fase. U20 proporciona asimismo las señales del conmutador de márgenes de
ganancia del ACT ya mencionadas.
RFL 9300
26 de marzo de 1999
B e c a u s e R F L ™ a n d H u b b e l l ® h a v e a p o l i c y o f c o n t i n u o u s p r o d u c t i mp r o v e me n t , we r e s e r v e t h e r i g h t t o c h a n g e d e s i g n s a n d s p e c i fi c a t i o n s wi t h o u t n o t i c e .
12-4
RFL Electronics Inc.
(973) 334-3100
Publicidad
Tabla de contenido
