Tabla de contenido
Publicidad
Mientras el RFL 93B SV se está inicializando, los temporizadores internos de los microcontroladores están
programados para generar un reloj de 2 kHz (1980 Hz para una aplicación de 3 terminales). Los controladores
de fase usan este reloj para sincronizar la ejecución de su programa con el RFL 93B SV. En una aplicación de
tres terminales el supervisor engancha la fase del reloj del sistema a la frecuencia de la línea sobre la base de
señales de error recibidas desde los controladores de fase.
Una vez que el RFL 93B SV se ha inicializado, establece un interfaz con todos los controladores en el RFL 9300
local. El RFL 93B SV efectúa el interfaz con el controlador de pantalla a través de un enlace serie RS-485,
Efectúa los interfaces con todos los demás controladores a través de un bus de datos bidireccional de 8 bits y
un bus de control de 10 bits situado en plano posterior del sistema.
Primero, el RFL 93B SV establece el interfaz RS-485 con el controlador de pantalla. Una vez que este interfaz
está establecido el controlador de pantalla suministrará la dirección de transmisión del canal de
comunicaciones. Se requieren dos direcciones separadas si el relé está configurado para funcionamiento de 3
terminales.
El RFL 93B SV inicia el contacto con el RFL 93B CC enviándole la dirección de transmisión del canal de
comunicaciones. Esto dispara una rutina de inicialización entre los dos controladores. Durante esta rutina, el
RFL 93B SV recibe verificación de que el RFL 93B CC ha establecido comunicaciones con la estación remota
correcta, que ambas estaciones tienen la misma configuración, y están midiendo el mismo valor de retardo del
canal.
Cada controlador de fase disparará una secuencia de inicialización con el RFL 93B SV pasando su número de
ID de software. El supervisor no completará la secuencia hasta que haya disponible un valor de retardo de canal
válido procedente del controlador de comunicaciones.
Todas las comunicaciones entre el RFL 93B SV, el RFL 93B CC, y los cuatro RFL 93B PC controladores de
fase es a través de un "buzón" en RAM estático no volátil en el RFL 93B SV. El RFL 93B SV controla todo el
acceso al buzón; a los otros controladores se les concede acceso al buzón a través de una serie secuencial de
señales de interrupción generadas por hardware. A cada controlador de fase se le permite un máximo de 50 µs
para leer tres bytes de sus ubicaciones de buzón y escribir tres bytes en ellas. El RFL 93B SV tiene acceso a la
memoria durante alrededor de 30 µs y después concede el acceso al Controlador de comunicaciones durante el
resto del intervalo de 0,5 ms. Los controladores del RFL 93B CC y el RFL 93B PC solamente tendrán acceso al
buzón cuando la señal de interrupción recibida desde el RFL 93B SV sea baja. Una vez que esta señal se
ponga alta, el control de hardware aislará el controlador del buzón. Debido a que los módulos RFL 93B PC y el
RFL 93B CC usan un lenguaje diferente, los mensajes que se originan en uno deben ser formateados por el
supervisor antes de que puedan ser pasados al otro.
El RFL 93B SV suministra la señal de disparo recibida del DTT a la Placa de Oscilografía a través de una línea
de hardware dedicada. También monitorea el puerto local de entrada DTT del RFL 9300. Las señales DTT de
entrada de disparo que detecta son pasadas al Controlador de comunicaciones para su transmisión al
RFL 9300 remoto. La señal del DTT se describe con detalle más adelante en esta misma sección.
El estado de cierre/apertura del interruptor es determinado por el RFL 93B SV en base a una señal llamada
corriente-cero-verdadero (zero-true-current - ZTC) recibida por cada controlador de fase. Un controlador de fase
enviará esta señal al supervisor si no ha detectado una corriente CT > 1/8 A de pico durante 100 ms. Un
controlador de fase no rescindirá su señal ZTC hasta que se detecte una corriente de pico CT >1/4 A. Si el RFL
9300 esta configurado para disparo tripolar y se recibe una señal ZTC de los cuatro controladores de fase se
emitirá una señal de interruptor abierto a todos ellos. Si alguno los controladores de fase rescinde la señal ZTC
el RFL 93B SV enviará a todos los controladores de fase una señal indicando que el interruptor está cerrado.
Cuando el RFL 9300 esta configurado para disparo monopolar la condición de interruptor abierto es
determinada sobre una base de fase por fase. Cualquier controlador de fase enviando una señal ZTC al RFL
93B SV esperara para declarar su interruptor abierto hasta que el RFL 93B SV regrese su señal de interruptor
abierto.
RFL 9300
2 de noviembre de 2001
B e c a u s e R F L ™ a n d H u b b e l l ® h a v e a p o l i c y o f c o n t i n u o u s p r o d u c t i mp r o v e me n t , we r e s e r v e t h e r i g h t t o c h a n g e d e s i g n s a n d s p e c i fi c a t i o n s wi t h o u t n o t i c e .
2-10
RFL Electronics Inc.
(973) 334-3100
Publicidad
Tabla de contenido
