Operación Normal Después Que La Inicialización Se Completa - RFL Electronics RFL 9300 Manual De Instruccion

Una vez que la lógica monopolar esté inicializada, empezará transmitiendo una palabra de estado de 16 bit (Fig.
24-5) al supervisor a intervalos de 264 ms. La transmision será asíncrono con un bit de comienzo (lógica 0), 16
bits de datos, y un bit de parada (lógica 1). Los bits de mensaje serán sincronizado al reloj del sistema y será
una condición lógica 1 cuando no se está transmitiendo ningunos mensajes. SV_DAT (JP1-23) se utilizará para
transmitir el mensaje. La primera vez que el supervisor detecta uno de estos mensajes y se determina que es
válido, un mensaje será enviado al módulo de presentación rescindiendo la alarma del chasis monopolar. Al
recibir este mensaje, el módulo de presentación dejará de enviar el mensaje de inicialización a la lógica
monopolar.
0
CS
A1
MSB bits 7-15
Marker Bit
0
1
LSB bits 0 - 7
Figura 24-5. 16-bit Mensaje de estado transmitido por la lógica monopolar al supervisor a intervales de 250 ms.
•
Bit marcador
•
Bits de reserva
•
Bits de alarma de corriente CC percibido
•
Bits de blancos
•
Código de la Liberación de Disparo
24.4.2 OPERACIÓN NORMAL DESPUÉS QUE LA INICIALIZACIÓN SE COMPLETA
Después de la inicialización, la lógica monopolar continuará transmitiendo el mensaje de estado de 16 bit
(Fig.24-5) al supervisor a intervalos de 264 ms. El supervisor no aceptará ningun cambio de estado como valido
hasta que recibe dos mensajes identicos en sucesión. Si un cambio de estado está aceptada como valido, el
supervisor trasmitará el segundo byte del mensaje de estado (Fig.24-5) como está recibido de la lógica
monopolar al módulo de presentación. Mientras el supervisor no detecta cambios en el estado de la lógica
monopolar, byte 2 de cada décimo mensaje (intervales a 2.64 segundos) se trasmitará al módulo de
presentación. Éste debe asegurar que el módulo de presentación no faltará un cambio de estado de la lógica
monopolar.
Cuando el módulo de presentación recibe este mensaje, se guardará en RAM permanente. Si el código de la
liberación de disparo recibido del supervisor es distinto al último código conocido al módulo de presentación, o si
un nuevo código de liberación de disparo es programado por el operador, el mensaje de inicialización (Fig. 24-4)
será transmitido a la lógica monopolar con bit 8 = lógica 1. Esto señalará la lógica monopolar que ignore los bits
de blanco y los bits de modo pero que acepte el codigo de liberación de disparo.
Si pasa 600 ms y el supervisor no ha recibido un mensaje de estado de la lógica monopolar o si detecta que el
posición del puente monopolar en la tarjeta supervisor (J5) ha cambiado, declarará una alarma del chasis
monopolar localmente y transmitará el mensaje de alarma al módulo de presentación. Mientras la alarma se
mantiene activa, el módulo de presentación transmitará el mensaje de inicialización con bit 7 = lógico 0 a
intervalos de 750 ms.
RFL 9300
25 de agosto de 2000
B e c a u s e R F L ™ a n d H u b b e l l ® h a v e a p o l i c y o f c o n t i n u o u s p r o d u c t i mp r o v e me n t , we r e s e r v e t h e r i g h t t o c h a n g e d e s i g n s a n d s p e c i fi c a t i o n s wi t h o u t n o t i c e .
Current Sense Targets
1 2 3 4
CS CS CS CS
A2 B1 B2 C1
1 2 3 4
0 0 0 0
Bit 0 – Siempre una lógica 1
Bits 1- 4
Bits 5 - 7 (Fase [x])
1 = Alarma de Fase (x) está activa
0 = Alarma de Fase (x) no está activa
Bits 8 - 13 (Corriente CC Percibido de Fase [x] - activa)
1 = Blanco Prendida
0 = Blanco Apagado
Bits 14-15 (activa)
Trip Release Code
5 6 7
CS TR TR
C2 Bit 0 Bit 1
DC Current Sense Alarms
5 6 7
A B C
24-9
RFL Electronics Inc.
(973) 334-3100